UnivIS Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg - Semester: SS 2005
  Config

 ---

Veranstaltungen anzeigen


Sonstige Veranstaltungen

Umgang mit UNIX-Workstations [UNIX]

VORL; 2 SWS; Anf; nach Vereinbarung im CIP-Raum 0124
  Sembach, O.  

IEEI-Kolloquium

KO; 2 SWS; Do, 17:00 - 19:30, H5
  Dozenten der Elektrotechnik, Elektronik und Informationstechnik  

IEEI-Kolloquium

KO; 2 SWS; Do, 17:00 - 19:30, H5
  Dozenten der Elektrotechnik, Elektronik und Informationstechnik  

Elektrische Antriebstechnik für Maschinenbauer II [EAS-E_Antriebe II MB-V]

VORL; 1 SWS; ben. Schein; ECTS: 2,5; Mi, 10:00 - 11:45, A 2.16; Siehe Terminplan (Aushang).
  Sack, L.  

Übungen zu Elektrische Antriebstechnik für Maschinenbauer II [EAS-E_Antriebe II MB-Ü]

UE; 1 SWS; ben. Schein; Mi, 10:00 - 11:45, A 2.16; siehe Terminplan (Aushang).
  Sack, L.  

Grundlagen der Elektrotechnik für Maschinenbauer II [ETech2/MB]

VORL; 2 SWS; ECTS: 4; Mo, 12:15 - 13:45, H9
  Dürbaum, Th.  

Übungen zu Grundlagen der Elektrotechnik für Maschinenbauer II [ETech2/MB-Ü]

UE; 1 SWS; Di, 8:30 - 9:15, H4
  Voss, S.  

Zusätzliche Übungen zu Grundlagen der Elektrotechnik für Maschinenbauer II [ETech2/MB-ZusÜ]

UE; 1 SWS; Di, 9:15 - 10:00, H4
  Voss, S.  

Grundlagen der Elektrotechnik für Wirtschaftsingenieure [GETWing]

VORL; 2 SWS; ECTS: 4; Do, 8:30 - 10:00, H3 Egerlandstr.3
  Dürbaum, Th.  

Übungen zu Grundlagen der Elektrotechnik für Wirtschaftsingenieure [GETWing-Ü]

UE; 1 SWS; Do, 10:15 - 11:00, H3 Egerlandstr.3; in der 1. Stunde Vorlesung statt Übung
  Voss, S.  

Kolloquium zur Halbleitertechnologie und Messtechnik

KO; 1 SWS; Mo, 17:15 - 18:00, Hans-Georg-Waeber-Saal; (bitte Aushang beachten)
  Frey, L.  

Design of Very Large Scale Integrated Circuits I [VLSI1]

VORL; 3 SWS; ECTS: 5; Mi, 14:15 - 16:30, SR 01.030
WPF CE-MA 2 Glauert, W.H.  

Exercises to Design of Very Large Scale Integrated Circuits I [ExVLSI1]

UE; 1 SWS; Mi, 16:45 - 17:30, SR 01.030
WPF CE-MA 2 Arabackyj, M.  

Hardware Description Language VHDL [VHDL-E]

V/UE; 2 SWS; ben. Schein; ECTS: 2,5; Multimedia-Course, please notify at LRS, Tel: 85-23100, mailto.sek@lrs.eei.uni-erlangen.de; Zeit n.V., KR 01.025; Paul-Gordan-Str. 5, Röthelheim-Campus
  Dichtl, T.  

Digital Signal Processing [DSP]

VORL; 4 SWS; ECTS: 7,5; Di, 14:30 - 16:00, E 1.12; Mi, 14:00 - 15:30, E 1.12
PF CE-MA 2 Koch, W.  

Exercises for Digital Signal Processing [EDSP]

UE; 2 SWS; Mi, 15:45 - 17:15, E 1.12
PF CE-MA 2 Konrad, M.  

   

 ---
Diese Seite zum Drucken vorbereiten