|
Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen (SemFESS)2.5 ECTS (englische Bezeichnung: Seminar on Selected Problems of the Design of Integrated Circuits)
Modulverantwortliche/r: Sebastian M. Sattler Lehrende:
Sebastian M. Sattler
Startsemester: |
WS 2022/2023 | Dauer: |
1 Semester | Turnus: |
halbjährlich (WS+SS) |
Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
Inhalt:
Inhalt des Seminars sind wissenschaftlich und technologisch
aktuelle Themen der Lehr- und Forschungsgebiete des LZS:
Alle Ebenen des Entwurfs Sicherheitskritischer Schaltungen oder Systeme
Modellierung, Simulation und Test Sicherheitskritischer Schaltungen
Algorithmen, Methoden und Werkzeuge für den rechnergestützten Entwurf
Anwendungen von Sicherheitskritischen Schaltungen und Mikrosystemen
Lernziele und Kompetenzen:
Die Studierenden arbeiten an den folgenden Fachkompetenzen:
Fachkompetenz
Evaluieren (Beurteilen)
in der Lage sein, ausgewählte Themen aus dem Themenfeld Sicherheitskritischer Schaltungen und nach entsprechender Literaturrecherche zu verstehen, die Sachverhalte zu beurteilen, zu erläutern und diese in einem Vortrag zu präsentieren
Lern- bzw. Methodenkompetenz
Selbstkompetenz
Organisatorisches:
Entwurf Integrierter Schaltungen I und/oder II
Weitere Informationen:
www: http://www.lzs.eei.uni-erlangen.de/seminare/semfess
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan: Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:
- Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
(Po-Vers. 2009 | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Wahlfächer | Technische Wahlfächer (aus dem Angebot der Technischen Fakultät frei wählbar) | Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen)
- Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
(Po-Vers. 2017w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Technische Wahlfächer (aus dem Angebot der Technischen Fakultät frei wählbar) | Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen)
- Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
(Po-Vers. 2019w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Wahlfächer | Technische Wahlfächer (aus dem Angebot der Technischen Fakultät frei wählbar) | Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen)
- Elektrotechnik, Elektronik und Informationstechnik (Master of Science)
(Po-Vers. 2010 | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Master of Science) | Studienrichtungs-übergreifende Module | Hauptseminar aus dem Angebot der gesamten Universität | Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen)
- Elektrotechnik, Elektronik und Informationstechnik (Master of Science)
(Po-Vers. 2015s | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Master of Science) | Gesamtkonto | Hauptseminar (FAU) und Laborpraktikum (TF) | Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen)
- Mechatronik (Master of Science)
(Po-Vers. 2012 | TechFak | Mechatronik (Master of Science) | Mechatronik (Studienbeginn bis 30.09.2020) | Gesamtkonto | M3 Technische Wahlmodule | Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen)
- Mechatronik (Master of Science)
(Po-Vers. 2020w | TechFak | Mechatronik (Master of Science) | Mechatronik (Studienbeginn ab 01.10.2020) | Gesamtkonto | M3 Technische Wahlmodule | Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen)
- Mechatronik (Master of Science)
(Po-Vers. 2021w | TechFak | Mechatronik (Master of Science) | Mechatronik (Studienbeginn ab 01.10.2021) | Gesamtkonto | M3 Technische Wahlmodule | Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen)
Studien-/Prüfungsleistungen:
Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen (Prüfungsnummer: 49651)
(englischer Titel: Seminar on Selected Problems of the Design of Integrated Circuits)
- Prüfungsleistung, Seminarleistung, benotet, 2.5 ECTS
- Anteil an der Berechnung der Modulnote: 100.0 %
- weitere Erläuterungen:
- Erarbeitung des gestellten Themas innerhalb von 6 Wochen unter Anleitung eines Betreuers
Erstellung einer mind. 10-seitigen Zusammenfassung des Seminarthemas
Seminarvortrag von 35-40 Min. Dauer und anschließende Diskussion des Themas
der Seminarvortrag wird als digitale Fernprüfung über MS TEAMS abgehalten
Gesamtnote: Ausarbeitung mit 70%, Vortrag mit 20% und Diskussion mit 10%
- Erstablegung: WS 2022/2023, 1. Wdh.: SS 2023, 2. Wdh.: keine Wiederholung
1. Prüfer: | Sebastian M. Sattler |
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|