|
Hardware-Beschreibungssprache VHDL (VHDL-D)2.5 ECTS (englische Bezeichnung: Hardware Description Language VHDL)
Modulverantwortliche/r: Jürgen Frickel Lehrende:
Jürgen Frickel
Startsemester: |
WS 2021/2022 | Dauer: |
1 Semester | Turnus: |
halbjährlich (WS+SS) |
Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
Inhalt:
Vorlesung mit integrierter Rechnerübung zur Syntax und zur Anwendung der Hardware-Beschreibungssprache VHDL (Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993, Anwendung von VHDL zum Entwurf von FPGAs in der Praxis.
Konzepte und Konstrukte der Sprache VHDL
Beschreibung auf Verhaltens- und Register-Transfer-Ebene
Simulation und Synthese auf der Gatterlogik-Ebene
Verwendung professioneller Software-Tools (Xilinx Vivado)
Vorlesung mit integrierten Rechner-Übungen (Labs)
Kursmaterial ist englisch-sprachig, die Vorlesungssprache deutsch
Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf, Simulation und Synthese digitaler Systeme und Schaltungen beschäftigen wollen.
Lernziele und Kompetenzen:
- Fachkompetenz
- Wissen
- Die Studierenden können Begriffe und Definitionen einer Hardware-Beschreibungssprache (hier VHDL) darlegen.
- Verstehen
- Die Studierenden verstehen den Zusammenhang bzw. die Transformation zwischen einer Hardware-Struktur und deren Abbildung in einer Hardware-Beschreibungssprache in beiden Richtungen.
- Analysieren
- Die Studierenden klassifizieren ein gewünschtes Systemverhalten, strukturieren dieses in Teilmodule, und realisieren die Teilmodule bzw. das System in der Hardware-Beschreibungssprache.
- Evaluieren (Beurteilen)
- Die Studierenden schätzen VHDL-Modelle bezüglich des quantitativen und qualitativen Hardware-Aufwandes ein, überprüfen diese gegen vorliegende Randbedingungen (constraints), und vergleichen sie mit alternativen Lösungen.
- Lern- bzw. Methodenkompetenz
- Die theoretischen Inhalte der Sprache können durch Einsatz eines Simulations- und Synthesewerkzeuges im praktischen Einsatz selbständig verifiziert und deren Verständnis vertieft werden.
- Sozialkompetenz
- Die Studierenden stärken ihre Fähigkeit, vorliegende Aufgabenstellungen in Gruppenarbeit gemeinsam zu lösen.
Bemerkung:
Anmeldung über StudOn, begrenztes Platzangebot
Weitere Informationen:
Schlüsselwörter: Hardware-Beschreibungssprache, VHDL, Simulation, Synthese, Modellierung, Verifikation, FPGA, Vivado, Xilinx
www: http://www.like.tf.fau.de
Studien-/Prüfungsleistungen:
Hardware-Beschreibungssprache VHDL (Prüfungsnummer: 67501)
(englischer Titel: VHDL Hardware Description Language)
- Prüfungsleistung, Klausur, Dauer (in Minuten): 60, benotet, 2.5 ECTS
- Anteil an der Berechnung der Modulnote: 100.0 %
- Erstablegung: WS 2021/2022, 1. Wdh.: SS 2022
1. Prüfer: | Jürgen Frickel |
- Termin: 13.04.2022, 08:00 Uhr, Ort: H 10 TechF
Termin: 01.08.2022
Termin: 01.08.2022
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|