UnivIS
Information system of Friedrich-Alexander-University Erlangen-Nuremberg © Config eG 
FAU Logo
  Collection/class schedule    module collection Home  |  Legal Matters  |  Contact  |  Help    
search:      semester:   
 
 Layout
 
printable version

 
 
Module Description Sheet (PDF)

 
 
 Also in UnivIS
 
course list

lecture directory

 
 
events calendar

job offers

furniture and equipment offers

 
 

Seminar Entwurf Integrierter Schaltungen (SemEIS)2.5 ECTS
(englische Bezeichnung: Seminar: Design of Intergated Circuits)
(Prüfungsordnungsmodul: Seminar Entwurf Integrierter Schaltungen)

Modulverantwortliche/r: Sebastian M. Sattler
Lehrende: Sebastian M. Sattler


Start semester: SS 2021Duration: 1 semesterCycle: halbjährlich (WS+SS)
Präsenzzeit: 30 Std.Eigenstudium: 45 Std.Language: Deutsch und Englisch

Lectures:


Inhalt:

Inhalt des Seminars sind wissenschaftlich und technologisch aktuelle Themen der Lehr- und Forschungsgebiete des LZS:

  • Alle Ebenen des Entwurfs Integrierter Schaltungen oder Systeme

  • Modellierung, Simulation und Test Integrierter Schaltungen

  • Algorithmen, Methoden und Werkzeuge für den rechnergestützten Entwurf

  • Anwendungen von Integrierten Schaltungen und Mikrosystemen

Lernziele und Kompetenzen:

Evaluieren (Beurteilen)

  • Die Studierenden sind in der Lage, ausgewählte Themen aus dem Themenfeld Mikroelektronik nach entsprechender Literaturrecherche zu verstehen, die Sachverhalte zu beurteilen, zu erläutern und diese in einem Vortrag zu präsentieren

Lern- bzw. Methodenkompetenz

  • Die Studierenden führen eine Literaturrecherche zum Thema durch, stellen wissenschaftliche Inhalte übersichtlich dar, analysieren die Materialsammlung und erstellen eine angemessene Stoffauswahl

Selbstkompetenz

  • Die Studierenden präsentieren den Sachverhalt zum Seminarthema in einem anschaulichen Vortrag und sind in der Lage die technischen Sachverhalte zu diskutieren

Bemerkung:

Anmeldung im Sekr. des LZS, Röthelheim-Campus, Paul-Gordan-Str. 5, Tel. 85-23100, mailto:lzs-sek@fau.de

Organisatorisches:

Besuch von Entwurf Integrierter Schaltungen I und/oder II


Weitere Informationen:

www: http://www.lzs.eei.uni-erlangen.de/seminare/semeis

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

  1. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
    (Po-Vers. 2019w | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Gesamtkonto | Studienrichtung Mikroelektronik | Hauptseminare Mikroelektronik | Seminar Entwurf Integrierter Schaltungen)

Studien-/Prüfungsleistungen:

Seminar Entwurf Integrierter Schaltungen (Prüfungsnummer: 319552)
Prüfungsleistung, Seminarleistung, Dauer (in Minuten): 30, benotet
Anteil an der Berechnung der Modulnote: 100.0 %
weitere Erläuterungen:
  • Erarbeitung des gestellten Themas innerhalb von 6 Wochen unter Anleitung eines Betreuers
  • Erstellung einer mind. 10-seitigen Zusammenfassung des Seminarthemas

  • Seminarvortrag von 30 Min. Dauer und anschließende Diskussion des Themas

  • Nach Wahl des Studierenden kann der Vortrag auch auf Englisch gehalten werden

  • der Seminarvortrag wird als digitale Fernprüfung über MS TEAMS abgehalten

Prüfungssprache: Deutsch und Englisch

Erstablegung: SS 2021, 1. Wdh.: WS 2021/2022, 2. Wdh.: keine Wiederholung
1. Prüfer: Sebastian M. Sattler

UnivIS is a product of Config eG, Buckenhof