|
|
Hardware-Beschreibungssprache VHDL (VHDL)- Lecturer
- Dipl.-Ing. Jürgen Frickel, Akad. ORat
- Details
- Vorlesung mit Übung
Online
2 cred.h, benoteter certificate, ECTS studies, ECTS credits: 2,5
nur Fachstudium, Sprache Deutsch und Englisch, Online-Kurs mit integrierten Labs@Home, Anmeldung über StudOn wg. begrenzter Platzanzahl (50). Für Labs@Home ist ein PC mit Win10 oder Linux und 100 GByte Plattenplatz nötig. FPGA Board wird vom LIKE leihweise zur Verfügung gestellt.
Zeit: Tue 8:15 - 9:45, Zoom-Meeting
- Fields of study
- WPF WING-BA-IKS-ING-MG6 3-6
WPF WING-MA 1-3
WPF WING-MA-ET-IT 1-3
WPF IuK-MA-ES-EEI 1-3
WPF IuK-MA-REA-EEI 1-3
WPF ICT-MA-ES 1-4
WPF EEI-MA-MIK ab 1
WPF EEI-BA-MIK ab 4
WF EEI-BA ab 4
WF EEI-MA ab 1
WPF INF-NF-EEI ab 5
WPF ICT-MA-ES 1-4
WPF WING-BA-ET-IT 3-6
WPF BPT-MA-E 1-3
WPF MT-MA-MEL ab 1
- Prerequisites / Organisational information
- Online-Angebot
Anmeldung und Material der LV auf StudOn: https://www.studon.fau.de/crs3210037.html
WICHTIG:
Für Labs@Home müssen Stud. die verwendete Design-Software Vivado auf eigenem Rechner (nur Win10 oder Linux, ca. 100 GByte Speicherplatz) installieren. Ausführliche Anleitung in StudOn verfügbar.
Studierende bekommen für Labs@Home vom LIKE je ein FPGA-Board für Dauer des Semesters leihweise zur Verfügung gestellt.
Hilfe bei Labs@Home durch Debuggen/Verbessern von HDL-Code durch Dozent bzw. Tutor.
- Contents
- Vorlesung und betreute Rechner-Übung (V:Ü ca. 2:1) über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL
(Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993.
Vorlesung:
Konzepte und Konstrukte der "Hardware"-Sprache VHDL Beschreibung auf Verhaltensebene und RTL-Ebene (Register-Transfer-Level) Englischsprachiges Kursmaterial, Vorlesungssprache ist aber deutsch
Übungen (Labs) mit Entwurfs-Software und FPGA-Experimentier-Board:
Lab-Betreuung in deutsch oder englisch Verwendung professioneller Software-Tools (Xilinx Vivado) Spezifikation, Entwurf, Simulation und Synthese mit VHDL, meist auf RTL-Ebene Direktes Feedback mit dem FPGA Trainer Board Basys 3 (von Digilent)
Schwerpunkte der Übungen:
Korrektes Aufsetzen eines FPGA-Projektes Konfiguration (Programmierung) eines digitalen FPGAs Input/Output eines Boards/FPGAs: Taster, Schalter, KeyPad, LEDs, Sieben-Segment-Anzeigen, PMOD-Verbinder Nebenläufigkeit versus Sequentieller Prozess Getakteter Prozess: Synchroner Zähler als Zeitbasis, Finite Automaten Up-and-Down-Light mit Hilfe von Pulsweitenmodulation und Daten-Arrays Steuerung einer 7-Segment-Anzeige durch ein Keypad etc. . . . .
Zielgruppe:
- ECTS information:
- Title:
- Hardware Description Language VHDL
- Credits: 2,5
- Additional information
- Keywords: Hardware, Beschreibungssprache, VHDL
Expected participants: 50, Maximale Teilnehmerzahl: 50
www: http://www.like.tf.fau.de
Registration is required for this lecture.
Registration starts on Monday, 1.3.2021, 10:00 and lasts till Friday, 30.4.2021, 23:00 über: StudOn.
- Verwendung in folgenden UnivIS-Modulen
- Startsemester WS 2020/2021:
- Modellierung und Simulation von Schaltungen und Systemen / Hardware-Beschreibungssprache VHDL (MOSIM+VHDL)
- Startsemester SS 2021:
- FPGA-Entwurf mit VHDL (FPGA&VHDL)
- Hardware-Beschreibungssprache VHDL (VHDL-D)
- Department: Chair of Information Technologies with Focus on Communication Electronics (Prof. Dr. Heuberger)
|
|
|