|
Seminar Entwurf Integrierter Schaltungen (SemEIS)2.5 ECTS (englische Bezeichnung: Seminar: Design of Intergated Circuits)
Modulverantwortliche/r: Sebastian M. Sattler Lehrende:
Sebastian M. Sattler
Startsemester: |
SS 2018 | Dauer: |
1 Semester | Turnus: |
halbjährlich (WS+SS) |
Präsenzzeit: |
15 Std. | Eigenstudium: |
60 Std. | Sprache: |
Deutsch und Englisch |
Lehrveranstaltungen:
Inhalt:
Inhalt des Seminars sind wissenschaftlich und technologisch aktuelle Themen der Lehr- und Forschungsgebiete des LZS:
Alle Ebenen des Entwurfs Integrierter Schaltungen oder Systeme
Modellierung, Simulation und Test Integrierter Schaltungen
Algorithmen, Methoden und Werkzeuge für den rechnergestützten Entwurf
Anwendungen von Integrierten Schaltungen und Mikrosystemen
Lernziele und Kompetenzen:
Fachkompetenz
Evaluieren (Beurteilen)
in der Lage sein, ausgewählte Themen aus dem Themenfeld Mikroelektronik nach entsprechender Literaturrecherche zu verstehen, die Sachverhalte zu beurteilen, zu erläutern und diese in einem Vortrag zu präsentieren
Lern- bzw. Methodenkompetenz
Selbstkompetenz
Bemerkung:
Anmeldung im Sekr. des LZS, Röthelheim-Campus, Paul-Gordan-Str. 5, Tel. 85-23100, mailto:lzs-sek@fau.de
Organisatorisches:
Besuch von Entwurf Integrierter Schaltungen I und/oder II
Weitere Informationen:
www: http://www.lzs.eei.uni-erlangen.de/seminare/semeis
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan: Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:
- Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
(Po-Vers. | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Bachelorprüfung | Studienrichtung Mikroelektronik | Hauptseminare Mikroelektronik)
- Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science): 5-6. Semester
(Po-Vers. 2009 | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science) | Studienrichtungen | Studienrichtung Mikroelektronik | Hauptseminare Mikroelektronik)
Studien-/Prüfungsleistungen:
Seminar Entwurf Integrierter Schaltungen (Prüfungsnummer: 319552)
- Prüfungsleistung, Seminarleistung, Dauer (in Minuten): 30, benotet
- Anteil an der Berechnung der Modulnote: 100.0 %
- weitere Erläuterungen:
- Prüfungssprache: Deutsch oder Englisch
- Erstablegung: SS 2018, 1. Wdh.: WS 2018/2019, 2. Wdh.: keine Wiederholung
1. Prüfer: | Sebastian M. Sattler |
|
![](/img/anew/void.gif) |
![](/img/anew/void.gif) |
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|