| OMI4papps: Optimierung, Modellierung und Implementierung hoch skalierbarer Anwendungen Der technologisch getriebene Wandel von immer schnelleren Einzelprozessoren hin zu Mehrkernprozessoren mit moderater Einzelprozessorleistung vollzieht sich gerade in voller Breite: vom Desktop bis hin zum Supercomputer. Insbesondere für zeitkritische numerische Simulationen hat dies zur Folge, dass die Rechenleistung auch langfristig nur durch neue numerische Methoden oder aber konsequente Optimierung sowie massive Parallelisierung zu erreichen ist. Das rechnernahe "tunen" der Programme für hohe parallele Rechenleistung erfordert jedoch Spezialkenntnisse, die nur sehr wenige Forschergruppen selbst aufbauen und langfristig halten können. Das vorliegende KONWIHR-II Projekt OMI4papps adressiert genau diesen Problembereich, indem es Experten Know-How in der Optimierung und Parallelisierung von Programmen an zentraler Stelle für alle bayerischen HPC Forschergruppen zur Verfügung stellt. Insbesondere ist eine enge Zusammenarbeit mit anderen KONWIHR-II Projekten sowie Nutzern des HLRB-II am LRZ vorgesehen.
Die HPC Gruppen in Erlangen und Garching besitzen langfristige und ausgewiesene Expertise zur Parallelisierung und Optimierung von Anwendungscodes auf allen gängigen (massiv) parallelen Rechner. Darüber hinaus bestehen enge Partnerschaften mit Industriepartnern wie Intel, die den ständigen Zugriff auf die neuesten, für das High Performance Computing relevanten Rechnerarchitekturen sowie Softwarekomponenten garantieren. | Projektleitung:
Prof. Dr. Gerhard Wellein
Beteiligte:
Dr.-Ing. Jan Eitzinger, Dr. Matthias Brehm, Dr. Volker Weinberg
Stichwörter:
multi-core; parallel computing; high performance computing; ccNUMA; performance modeling
Laufzeit: 1.9.2008 - 31.12.2015
Förderer:
KONWIHR II/III
Mitwirkende Institutionen:
Leibniz-Rechenzentrum der Bayerischen Akademie der Wissenschaften
Regionales Rechenzentrum Erlangen
Kontakt:
Wellein, Gerhard
Telefon 09131 85 28136, Fax 09131 302941, E-Mail: gerhard.wellein@fau.de
| | Publikationen |
|---|
Hager, Georg ; Stengel, Holger ; Zeiser, Thomas ; Wellein, Gerhard: RZBENCH: performance evaluation of current HPC architechtures using low-level and application benchmarks. In: Wagner, Siegfried ; Steinmetz, Matthias ; Bode Arndt ; Brehm Matthias (Hrsg.) : High Performance Computing in Science and Engineering, Garching/Munich 2007: Transactions of the Third Joint HLRB and KONWIHR Status and Result Workshop, Dec. 3-4, 2007, Leibniz Supercomputing Centre, Garching/Munich, Germany. Bd. V. Berlin, Heidelberg : Springer, 2009, (Mathematics and Statistics), S. 485-501. - ISBN 978-3-540-69181-5
[doi>10.1007/978-3-540-69182-2_39] | Eitzinger, Jan ; Hager, Georg ; Wellein, Gerhard: Complexities of Performance Prediction for Bandwidth-Limited Loop Kernels on Multi-Core Architectures. In: Wagner, Siegfried ; Steinmetz, Matthias ; Bode, Arndt ; Müller, Markus Michael (Hrsg.) : High Performance Computing in Science and Engineering, Garching/Munich 2009 (Transactions of the Fourth Joint HLRB and KONWIHR Review and Results Workshop Leibniz Supercomputing Centre, Garching/Munich, Germany Dec. 8-9, 2009). Bd. 1. Berlin Heidelberg : Springer-Verlag, 2010. - ISBN 978-3-642-13871-3
[doi>10.1007/978-3-642-13872-0_1] | Wittmann, Markus ; Hager, Georg ; Eitzinger, Jan ; Wellein, Gerhard: Leveraging shared caches for parallel temporal blocking of stencil codes on multicore processors and clusters. In: Parallel Processing Letters (PPL) 20 (2010), Nr. 4, S. 359-376
[doi>10.1142/S0129626410000296] | Eitzinger, Jan ; Wellein, Gerhard ; Hager, Georg: Efficient multicore-aware parallelization strategies for iterative stencil computations. In: Journal of Computational Science 2 (2011), Nr. 2, S. 130–137
[doi>10.1016/j.jocs.2011.01.010] | Eitzinger, Jan ; Hager, Georg: Introducing a Performance Model for Bandwidth-Limited Loop Kernels. In: Wyrzykowski, Roman ; Dongarra, Jack ; Karczewski, Konrad ; Wasniewski, Jerzy (Hrsg.) : Parallel Processing and Applied Mathematics (8th International Conference, PPAM 2009 , Revised Selected Papers, Part I Wroclaw, Poland September 13-16, 2009). Bd. 6067. Berlin Heidelberg : Springer-Verlag, 2010, S. 615-624. (Lecture Notes in Computer Science)
[doi>10.1007/978-3-642-14390-8_64] | | Hager, Georg ; Wellein, Gerhard: Introduction to High Performance Computing for Scientists and Engineers. Chapman & Hall/ : CRC Press, 2010. - 356 Seiten. ISBN 978-1-4398-1192-4 | Hammer, Julian ; Hager, Georg ; Eitzinger, Jan ; Wellein, Gerhard: Automatic Loop Kernel Analysis and Performance Modeling With Kerncraft. In: - (Hrsg.) : Proceedings of the 6th International Workshop on Performance Modeling, Benchmarking, and Simulation of High Performance Computing Systems (SC15 The International Conference for High Performance Computing, Networking, Storage and Analysis Austin, TX, USA November 15-20, 2015). New York, NY, USA : ACM, 2015, S. 1-11. (Lecture Notes in Computer Science) - ISBN 978-1-4503-4009-0
[doi>10.1145/2832087.2832092] | Malas, T. ; Hager, Georg ; Ltaief, H. ; Stengel, Holger ; Wellein, Gerhard ; Keyes, D.: Multicore-optimized wavefront diamond blocking for optimizing stencil updates. In: SIAM Journal on Scientific Computing 37 (2015), Nr. 4, S. C439-C464
[doi>10.1137/140991133] |
|