

Modulbezeichnung: Hardware-Beschreibungssprache VHDL (VHDL-D) 2.5 ECTS
(Hardware Description Language VHDL)

Modulverantwortliche/r: Jürgen Frickel
Lehrende: Jürgen Frickel

Startsemester: SS 2021	Dauer: 1 Semester	Turnus: halbjährlich (WS+SS)
Präsenzzeit: 30 Std.	Eigenstudium: 45 Std.	Sprache: Deutsch

Lehrveranstaltungen:

Hardware-Beschreibungssprache VHDL (SS 2021, Vorlesung mit Übung, 2 SWS, Jürgen Frickel)

Inhalt:

Vorlesung mit integrierter Rechnerübung zur Syntax und zur Anwendung der Hardware-Beschreibungssprache VHDL (Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993, Anwendung von VHDL zum Entwurf von FPGAs in der Praxis.

- Konzepte und Konstrukte der Sprache VHDL
- Beschreibung auf Verhaltens- und Register-Transfer-Ebene
- Simulation und Synthese auf der Gatterlogik-Ebene
- Verwendung professioneller Software-Tools (Xilinx Vivado)
- Vorlesung mit integrierten Rechner-Übungen (Labs)
- Kursmaterial ist englisch-sprachig, die Vorlesungssprache deutsch

Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf, Simulation und Synthese digitaler Systeme und Schaltungen beschäftigen wollen.

Lernziele und Kompetenzen:

Fachkompetenz

Wissen

Die Studierenden können Begriffe und Definitionen einer Hardware-Beschreibungssprache (hier VHDL) darlegen.

Verstehen

Die Studierenden verstehen den Zusammenhang bzw. die Transformation zwischen einer Hardware-Struktur und deren Abbildung in einer Hardware-Beschreibungssprache in beiden Richtungen.

Analysieren

Die Studierenden klassifizieren ein gewünschtes Systemverhalten, strukturieren dieses in Teilmodule, und realisieren die Teilmodule bzw. das System in der Hardware-Beschreibungssprache.

Evaluierten (Beurteilen)

Die Studierenden schätzen VHDL-Modelle bezüglich des quantitativen und qualitativen Hardware-Aufwandes ein, überprüfen diese gegen vorliegende Randbedingungen (constraints), und vergleichen sie mit alternativen Lösungen.

Lern- bzw. Methodenkompetenz

Die theoretischen Inhalte der Sprache können durch Einsatz eines Simulations- und Synthesewerkzeuges im praktischen Einsatz selbständig verifiziert und deren Verständnis vertieft werden.

Sozialkompetenz

Die Studierenden stärken ihre Fähigkeit, vorliegende Aufgabenstellungen in Gruppenarbeit gemeinsam zu lösen.

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:

[1] Berufspädagogik Technik (Master of Education)

(Po-Vers. 2020w | TechFak | Berufspädagogik Technik (Master of Education) | Gesamtkonto | Wahlpflichtmodule Fachwissenschaft | Hardware-Beschreibungssprache VHDL)

Dieses Modul ist daneben auch in den Studienfächern "Berufspädagogik Technik (Bachelor of Science)", "Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)", "Elektrotechnik, Elektronik und Informationstechnik (Master of Science)", "Information and Communication Technology (Master of Science)",

"Informations- und Kommunikationstechnik (Master of Science)", "Mechatronik (Master of Science)", "Wirtschaftsingenieurwesen (Bachelor of Science)", "Wirtschaftsingenieurwesen (Master of Science)" verwendbar.

Studien-/Prüfungsleistungen:

Hardware-Beschreibungssprache VHDL (Prüfungsnummer: 67501)

(englische Bezeichnung: VHDL Hardware Description Language)

Prüfungsleistung, Klausur, Dauer (in Minuten): 60

Anteil an der Berechnung der Modulnote: 100%

Erstablesung: SS 2021, 1. Wdh.: WS 2021/2022

1. Prüfer: Jürgen Frickel

Organisatorisches:

Online-Angebot Material der LV auf StudOn vorhanden <https://www.studon.fau.de/crs3210037.html>

- Zoom-Live-Meetings für Labs (How-to-Do)
- teilweise Zoom-Live bzw. Video-Aufzeichnungen der Vorlesung.

Für Labs@Home müssen Stud. die verwendete Design-Software auf eigenem Rechner installieren. Stud. bekommen vom LIKE je ein FPGA-Board für Dauer des Semesters leihweise zur Verfügung gestellt. Hilfe bei Labs durch Debuggen/Verbessern von HDL-Code durch Dozent bzw. Tutor.

Bemerkungen:

Anmeldung über StudOn, begrenztes Platzangebot