Lehrveranstaltung

Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg

Sammlung/Stundenplan Modulbelegung

Home | Rechtliches | Kontakt | Hilfe

Suche:

Semester:

Lehr-
veranstaltungen

Personen/
Einrichtungen



	Darstellung
		Druckansicht



	Außerdem im UnivIS
		Vorlesungs- und Modulverzeichnis nach Studiengängen Vorlesungsverzeichnis


		Veranstaltungskalender Stellenangebote Möbel-/Rechnerbörse

Einrichtungen >> Technische Fakultät (TF) >> Department Informatik (INF) >> Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) >>

Verifikation digitaler Systeme (VdS)

Dozent/in

Prof. Dr. Oliver Keszöcze

Angaben

Vorlesung
2 SWS, ECTS-Studium, ECTS-Credits: 2,5
nur Fachstudium, Sprache Deutsch
Zeit und Ort: Di 8:30 - 10:00, 02.112-128

Studienfächer / Studienrichtungen

WF CE-BA-TW ab 4
WPF INF-BA-V-HSCD ab 4 (ECTS-Credits: 5)
WPF INF-MA ab 1

Inhalt

Für den Entwurf eines digitalen Systems werden heute in der Industrie ebenso viele Verifikationsingenieure wie Designer benötigt. Trotzdem beansprucht die Verifikation heute bereits 70%-80% der gesamten Entwurfszeit. Neben konventionellen Verifikationserfahren wie der Simulation sind werden seit einigen Jahren sogenannte "formale Verifikationsmethoden" in heutigen Entwursflüssen eingesetzt. Der Umgang mit diesen Methoden stellt ein wichtiges neues Aufgabenfeld dar. Im Gegensatz zur Simulation beruht die formale Verifikation auf exakten mathematischen Methoden zum Nachweis funktionaler Schaltungseigenschaften. Dadurch können Entwurfsfehler frühzeitiger und mit höherer Zuverlässigkeit als bisher erkannt werden. Jedes System zur formalen Hardwareverifikation erfordert:

ein geeignetes Modell des zu verifizierenden Systems
eine Sprache zur Formulierung der zu verifizierenden Eigenschaften
eine Beweismethode.

Die Vorlesung behandelt diese drei Bereiche, vermittelt die grundlegenden Algorithmen und Konzepte moderner Werkzeuge für die formale Hardwareverifikation und erläutert deren Einsatz in der industriellen Praxis. Im Einzelnen werden in dieser Vorlesung die folgenden Punkte behandelt:
1. Modellierung digitaler Systeme 2. Unterschiede formaler und simulationsbasierter Verifikationsmethoden 3. Äquivalenzvergleich 4. Formale und simulationsbasierte Eigenschaftsprüfung 5. Assertions 6. Verifikation arithmetischer Schaltungen

ECTS-Informationen:

Credits: 2,5

Zusätzliche Informationen

Erwartete Teilnehmerzahl: 14
www: https://www.cs12.tf.fau.de/lehre/lehrveranstaltungen/vorlesungen/verifikation-digitaler-systeme

Zugeordnete Lehrveranstaltungen

UE: Übung zur Verifikation digitaler Systeme: Dozent/in: Prof. Dr. Oliver Keszöcze
Zeit und Ort: Di 10:15 - 11:45, 02.112-128

Verwendung in folgenden UnivIS-Modulen

Startsemester SS 2020:: Verifikation digitaler Systeme (VdS)



	UnivIS ist ein Produkt der Config eG, Buckenhof