|
Hardware-Beschreibungssprache VHDL (VHDL-D)2.5 ECTS (englische Bezeichnung: Hardware Description Language VHDL)
(Prüfungsordnungsmodul: Hardware-Beschreibungssprache VHDL)
Modulverantwortliche/r: Jürgen Frickel Lehrende:
Jürgen Frickel
Start semester: |
WS 2020/2021 | Duration: |
1 semester | Cycle: |
halbjährlich (WS+SS) |
Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. | Language: |
Deutsch |
Lectures:
Inhalt:
Vorlesung mit integrierter Rechnerübung zur Syntax und zur Anwendung der Hardware-Beschreibungssprache VHDL (Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993, Anwendung von VHDL zum Entwurf von FPGAs in der Praxis.
Konzepte und Konstrukte der Sprache VHDL
Beschreibung auf Verhaltens- und Register-Transfer-Ebene
Simulation und Synthese auf der Gatterlogik-Ebene
Verwendung professioneller Software-Tools (Xilinx Vivado)
Vorlesung mit integrierten Rechner-Übungen (Labs)
Kursmaterial ist englisch-sprachig, die Vorlesungssprache deutsch
Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf, Simulation und Synthese digitaler Systeme und Schaltungen beschäftigen wollen.
Lernziele und Kompetenzen:
- Fachkompetenz
- Wissen
- Die Studierenden können Begriffe und Definitionen einer Hardware-Beschreibungssprache (hier VHDL) darlegen.
- Verstehen
- Die Studierenden verstehen den Zusammenhang bzw. die Transformation zwischen einer Hardware-Struktur und deren Abbildung in einer Hardware-Beschreibungssprache in beiden Richtungen.
- Analysieren
- Die Studierenden klassifizieren ein gewünschtes Systemverhalten, strukturieren dieses in Teilmodule, und realisieren die Teilmodule bzw. das System in der Hardware-Beschreibungssprache.
- Evaluieren (Beurteilen)
- Die Studierenden schätzen VHDL-Modelle bezüglich des quantitativen und qualitativen Hardware-Aufwandes ein, überprüfen diese gegen vorliegende Randbedingungen (constraints), und vergleichen sie mit alternativen Lösungen.
- Lern- bzw. Methodenkompetenz
- Die theoretischen Inhalte der Sprache können durch Einsatz eines Simulations- und Synthesewerkzeuges im praktischen Einsatz selbständig verifiziert und deren Verständnis vertieft werden.
- Sozialkompetenz
- Die Studierenden stärken ihre Fähigkeit, vorliegende Aufgabenstellungen in Gruppenarbeit gemeinsam zu lösen.
Bemerkung:
Anmeldung über StudOn, begrenztes Platzangebot
Organisatorisches:
Online-Angebot
Für Labs@Home müssen Stud. die verwendete Design-Software auf eigenem Rechner installieren. Stud. bekommen vom LIKE je ein FPGA-Board für Dauer des Semesters leihweise zur Verfügung gestellt. Hilfe bei Labs durch Debuggen/Verbessern von HDL-Code durch Dozent bzw. Tutor.
Weitere Informationen:
Keywords: Hardware-Beschreibungssprache, VHDL, Simulation, Synthese, Modellierung, Verifikation, FPGA, Vivado, Xilinx
www: http://www.like.tf.fau.de
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
- Berufspädagogik Technik (Bachelor of Science)
(Po-Vers. 2020w | TechFak | Berufspädagogik Technik (Bachelor of Science) | Gesamtkonto | Wahlpflichtmodule Fachwissenschaft | Hardware-Beschreibungssprache VHDL)
Dieses Modul ist daneben auch in den Studienfächern "Berufspädagogik Technik (Master of Education)", "Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)", "Elektrotechnik, Elektronik und Informationstechnik (Master of Science)", "Information and Communication Technology (Master of Science)", "Informations- und Kommunikationstechnik (Master of Science)", "Mechatronik (Master of Science)", "Wirtschaftsingenieurwesen (Bachelor of Science)", "Wirtschaftsingenieurwesen (Master of Science)" verwendbar. Details
Studien-/Prüfungsleistungen:
Hardware-Beschreibungssprache VHDL (Prüfungsnummer: 67501)
(englischer Titel: VHDL Hardware Description Language)
zugeh. "mein campus"-Prüfung: | - 67501 Hardware-Beschreibungssprache VHDL (Gewichtung: 100.0 %, Prüfung, Form: schriftlich oder mündlich, Drittelnoten (mit 4,3), Dauer: -, 2.5 ECTS, Prüfung).
|
- Prüfungsleistung, Klausur, Dauer (in Minuten): 60, benotet, 2.5 ECTS
- Anteil an der Berechnung der Modulnote: 100.0 %
- Erstablegung: WS 2020/2021, 1. Wdh.: SS 2021
1. Prüfer: | Jürgen Frickel (100261) |
- Termin: 31.03.2021, 14:00 Uhr, Ort: H 8 TechF
Termin: 19.07.2021, 08:00 Uhr, Ort: H 9 TechF
Termin: 13.04.2022, 08:00 Uhr, Ort: H 10 TechF
Termin: 01.08.2022
|
|
|