UnivIS
Information system of Friedrich-Alexander-University Erlangen-Nuremberg © Config eG 
FAU Logo
  Collection/class schedule    module collection Home  |  Legal Matters  |  Contact  |  Help    
search:      semester:   
 
 Layout
 
printable version

 
 
 Also in UnivIS
 
course list

lecture directory

 
 
events calendar

job offers

furniture and equipment offers

 
 

  Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-B)

Lecturers
Dipl.-Ing. Jürgen Frickel, Akad. ORat, Robért Glein, M.Eng.

Details
Praktikum
3 cred.h, certificate, ECTS studies, ECTS credits: 2,5
nur Fachstudium, Sprache Deutsch
Time and place: block seminar 9.3.2015-13.3.2015 Mon, Tue, Wed, Thu, Fri 9:00 - 16:30, P1 LIKE, S1 LIKE; comments on time and place: LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-Gebäude)
to 1.3.2015

Fields of study
WPF WING-MA 1-3
WPF EEI-MA-MIK ab 1
WF EEI-BA ab 4
WPF EEI-BA-MIK ab 4
WPF INF-NF-EEI ab 5
WPF ME-DH-PEEI 5-7
WPF ME-BA-P 3-6
WPF ME-MA-P 1-3
WPF WING-BA-IKS-ING-P 4-6
WPF IuK-BA-S 4-7

Prerequisites / Organisational information
  • Digitaltechnik (oder ähnliche LV, z.B. TI-1)
  • LV "Hardware-Beschreibungssprache VHDL" am LIKE

  • alternativ zu HW-BS VHDL: nachgewiesene gute Kenntnisse/praktische Erfahrungen in VHDL z.B. aus anderer LV (bitte dann bei Anmeldung unaufgefordert eine E-Mail mit kurzer Darstellung der VHDL-Kenntnisse an juergen.frickel@fau.de senden)

Contents
In diesem Praktikum wird eine komplexe digitale Schaltung (bis zu 250K Gatteräquivalente) entworfen. Hierzu muß zu Beginn eine vorgegebene Systemspezifikation verbessert und verfeinert, das System dann partitioniert und selbständig entworfen werden.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (aktuell: XILINX-ISE) simuliert, verifiziert und abschließend synthetisiert werden. Hierbei ist außer der Schnittstellenproblematik auch der Aspekt des simulations- und testfreundlichen Entwurfs zu beachten.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung.
Je nach Aufgabenstellung gibt es auf einer vorhandenen FPGA-Testumgebung (aktuell: Experimentier-Board von Digilent) die Möglichkeit zum Funktionstest auf realer Hardware.

Abschließend erstellt jede Gruppe eine technische und funktionale Dokumentation seines Projektes, incl. Beschreibung zusätzlicher Features des Entwurfs.

Aktuelles Entwurfsziel: VGA-Schnittstelle + graphischer KfZ-Fahrsimulator

Recommended literature
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL. Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart Teubner 1996

ECTS information:
Title:
Laboratory: Digital ASIC-Design

Credits: 2,5

Additional information
Keywords: Digital IC Entwurf ASIC CMOS Standardzellen VHDL Synthese Modellierung Systementwurf Partitionierung Simulation Layout
Expected participants: 10, Maximale Teilnehmerzahl: 20
www: http://www.like.eei.fau.de/lehre
Registration is required for this lecture.
Registration starts on Friday, 1.8.2014, 00:00 and lasts till Saturday, 28.2.2015, 24:00 über: mein Campus.

Verwendung in folgenden UnivIS-Modulen
Startsemester WS 2014/2015:
Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)

Department: Chair of Information Technologies with Focus on Communication Electronics (Prof. Dr. Heuberger)
UnivIS is a product of Config eG, Buckenhof