|
-
Modulverantwortliche/r: Alexander Kölpin
Lehrende:
Alexander Kölpin
Startsemester: |
WS 2012/2013 | Dauer: |
1 Semester |
Präsenzzeit: |
45 Std. | Eigenstudium: |
30 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
Inhalt:
- Schaltungen: 7-Segment-Decoder, Multiplexer, Zähler
Eingabe: Fuse-map, VHDL, Zustandsdiagramm, Schaltplan, Bibliothek
Bausteine: PLDs, FPGAs
Versuchsinhalte: Schaltnetze, Multiplex-Anzeige, Stoppuhr
In System Programming (isp)
Lernziele und Kompetenzen:
Nach der Teilnahme an den Modulveranstaltungen sind die Studierenden in der Lage, Grundlegende Konzepte für den systematischen Entwurf programmierbarer Logikbausteine zu verstehen, die diese Kenntnisse für Entwurfsaufgaben in VHDL und als Schematic anzuwenden und auf Basis dieser verschiedene Schaltungen für programmierbare Logikbausteine zu entwickeln.
Literatur:
Tietze/Schenk: Halbleiter-Schaltungstechnik, Springer Verlag
Bemerkung:
Anmeldung über "mein Campus"
Organisatorisches:
Vorkenntnisse: Grundlagen digitaler Schaltungen
Weitere Informationen:
Schlüsselwörter: Digitale Schaltungen, Schaltnetze, Schaltwerke, PLD, FPGA, VHDL, Altera, Simulation
www: http://www.lte.eei.uni-erlangen.de
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
- Wirtschaftsingenieurwesen (Master of Science)
(Po-Vers. 2009 | Hochschulpraktikum Studienrichtung Informations- und Kommunikationssysteme)
Dieses Modul ist daneben auch in den Studienfächern "Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)", "Elektrotechnik, Elektronik und Informationstechnik (Master of Science)", "Informations- und Kommunikationstechnik (Bachelor of Science)", "Wirtschaftsingenieurwesen (Bachelor of Science)" verwendbar. Details
Studien-/Prüfungsleistungen:
Hochschulpraktikum (2,5 ECTS)_
- Studienleistung, benotet
- Erstablegung: WS 2012/2013, 1. Wdh.: SS 2013
1. Prüfer: | Alexander Kölpin |
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|