|
Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen (SemFESS)2.5 ECTS (englische Bezeichnung: Seminar on Selected Problems of the Design of Integrated Circuits)
(Prüfungsordnungsmodul: Wahlmodulbereich aus der FAU)
Modulverantwortliche/r: Sebastian M. Sattler Lehrende:
Sebastian M. Sattler
Start semester: |
WS 2018/2019 | Duration: |
1 semester | Cycle: |
halbjährlich (WS+SS) |
Präsenzzeit: |
15 Std. | Eigenstudium: |
60 Std. | Language: |
Deutsch |
Lectures:
Die allgemeine Modulbeschreibung des Prüfungsordnungsmoduls Wahlmodulbereich aus der FAU finden Sie hier. Inhalt:
Inhalt des Seminars sind wissenschaftlich und technologisch
aktuelle Themen der Lehr- und Forschungsgebiete des LZS:
Alle Ebenen des Entwurfs Sicherheitskritischer Schaltungen oder Systeme
Modellierung, Simulation und Test Sicherheitskritischer Schaltungen
Algorithmen, Methoden und Werkzeuge für den rechnergestützten Entwurf
Anwendungen von Sicherheitskritischen Schaltungen und Mikrosystemen
Lernziele und Kompetenzen:
Fachkompetenz
Evaluieren (Beurteilen)
in der Lage sein, ausgewählte Themen aus dem Themenfeld Sicherheitskritischer Schaltungen und nach entsprechender Literaturrecherche zu verstehen, die Sachverhalte zu beurteilen, zu erläutern und diese in einem Vortrag zu präsentieren
Lern- bzw. Methodenkompetenz
Selbstkompetenz
Organisatorisches:
Entwurf Integrierter Schaltungen I und/oder II
Weitere Informationen:
www: http://www.lzs.eei.uni-erlangen.de/seminare/semfess
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
- Elektrotechnik, Elektronik und Informationstechnik (Master of Science)
(Po-Vers. 2015s | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Master of Science) | Gesamtkonto | Wahlmodulbereich aus der FAU)
Dieses Modul ist daneben auch in den Studienfächern "Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)" verwendbar. Details
Studien-/Prüfungsleistungen:
Seminar zu Fragen des Entwurfs Sicherheitskritischer Schaltungen (Prüfungsnummer: 366009)
(englischer Titel: Seminar on Selected Problems of the Design of Integrated Circuits)
- Prüfungsleistung, Seminarleistung, Dauer (in Minuten): 30-40, benotet, 2.5 ECTS
- Anteil an der Berechnung der Modulnote: 100.0 %
- weitere Erläuterungen:
- Erstablegung: WS 2018/2019, 1. Wdh.: SS 2019, 2. Wdh.: keine Wiederholung
1. Prüfer: | Sebastian M. Sattler |
|
|
|