|
Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)2.5 ECTS (englische Bezeichnung: Digital ASIC Design Lab)
(Prüfungsordnungsmodul: Laborpraktika Mikroelektronik)
Modulverantwortliche/r: Jürgen Frickel Lehrende:
Jürgen Frickel, Robért Glein
Startsemester: |
WS 2014/2015 | Dauer: |
1 Semester | Turnus: |
halbjährlich (WS+SS) |
Präsenzzeit: |
45 Std. | Eigenstudium: |
30 Std. | Sprache: |
Deutsch und Englisch |
Lehrveranstaltungen:
Empfohlene Voraussetzungen:
Es wird empfohlen, folgende Module zu absolvieren, bevor dieses Modul belegt wird:
Hardware-Beschreibungssprache VHDL (SS 2014)
Inhalt:
In diesem Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (20k - 50k Gatteräquivalente) entworfen.
Hierzu muß zu Beginn eine vorgegebene Systemspezifikation verbessert und verfeinert, das System dann partitioniert und selbständig auf die Arbeitsgruppen aufgeteilt werden.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (SYNOPSYS bzw. XILINX, o.ä.) simuliert, verifiziert und abschließend synthetisiert werden.
Hierbei ist außer der Schnittstellenproblematik zwischen den Arbeitsgruppen auch der Aspekt des testfreundlichen Entwurfs zu beachten.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung. Je nach Aufgabenstellung gibt es auf einer vorhandenen FPGA-Testumgebung (Evaluation Board) die Möglichkeit zum Funktionstest auf realer Hardware.
Lernziele und Kompetenzen:
- Anwenden
- Die vorab erlernte Hardware-Beschreibungssprache VHDL wird in ihrem vollen Umfang zur Spezifikation eines mikroelektronischen Systems eingesetzt.
- Analysieren
- Ein rudimentär beschriebenes digitales mikroelektronisches System wird untersucht und strukturiert.
- Evaluieren (Beurteilen)
- Eigene und fremde Lösungsvorschläge zum Systementwurf werden bewertet, nach eigenen Kriterien verglichen, und die besten Lösungen zum Weiterentwurf ausgewählt.
Die Teilnehmer bewerten nach Fertigstellung des Systementwurfs nach verschiedenen Kriterien (Größe, speed=längster Pfad, Ästhetik, Code-Qualität) ihre und die anderen Entwürfe.
- Erschaffen
- Durch die sehr knappe Spezifikation der Systembeschreibung müssen eigene Lösungswege konzipiert, und daraus Funktionsmodule konzipiert und entworfen werden.
Literatur:
Heinkel U.; Padeffke M.; Kraus O.:
VHDL-Online: http://www.vhdl-online.de
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL.
Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart
Teubner 1996
Bemerkung:
Anmeldung am LIKE, J. Frickel, Tel: 85-25109, mailto:frickel@like.eei.uni-erlangen.de
Organisatorisches:
Weitere Informationen:
Schlüsselwörter: Digital IC Entwurf ASIC CMOS Standardzellen VHDL Synthese Modellierung Systementwurf Partitionierung Simulation Layout
www: http://www.like.eei.fau.de/lehre/
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
- Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science): 5-6. Semester
(Po-Vers. 2009 | Studienrichtungen | Studienrichtung Mikroelektronik | Laborpraktika Mikroelektronik)
Dieses Modul ist daneben auch in den Studienfächern "Wirtschaftsingenieurwesen (Bachelor of Science)", "Wirtschaftsingenieurwesen (Master of Science)" verwendbar. Details
Studien-/Prüfungsleistungen:
Laborpraktikum Digitaler ASIC-Entwurf_ (Prüfungsnummer: 75001)
- Studienleistung, Praktikumsleistung, unbenotet
- Erstablegung: WS 2014/2015
1. Prüfer: | Jürgen Frickel |
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|