|
Rechnerarchitektur (Vorlesung mit Übung und Rechnerübung) (RA)7.5 ECTS (englische Bezeichnung: Computer Architecture (Lecture with Exercise and practical course))
Modulverantwortliche/r: Dietmar Fey Lehrende:
Dietmar Fey
Startsemester: |
WS 2020/2021 | Dauer: |
1 Semester | Turnus: |
jährlich (WS) |
Präsenzzeit: |
90 Std. | Eigenstudium: |
135 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
-
-
Rechnerarchitektur
(Vorlesung, 2 SWS, Dietmar Fey, Mo, 12:15 - 13:45, Zoom-Meeting; Die Vorlesung findet via Zoom statt: https://fau.zoom.us/j/98692910232?pwd=L2N6WFdNTzlENXo5aEE4ZkhQeXZCdz09)
-
Übungen zu Rechnerarchitektur
(Übung, 2 SWS, Sebastian Rachuj)
-
Rechnerübungen zu Rechnerarchitektur
(Übung, 2 SWS, Christian Widerspick, Vorbesprechung: 5.11.2020, 12:15 - 12:45 Uhr, Zoom-Meeting)
Inhalt:
Die Vorlesung baut auf die in den Grundlagen der Rechnerarchitektur und -organisation vermittelten Inhalte auf und setzt diese mit weiterführenden Themen fort. Es werden zunächst grundlegende fortgeschrittene Techniken bei Pipelineverarbeitung und Cachezugriffen in modernen Prozessoren und Parallelrechnern behandelt. Ferner wird die Architektur von Spezialprozessoren, z.B. DSPs und Embedded Prozessoren behandelt. Es wird aufgezeigt, wie diese Techniken in konkreten Architekturen (Intel Nehalem, GPGPU, Cell BE, TMS320 DSP, Embedded Prozessor ZPU) verwendet werden. Zur Vorlesung werden eine Tafel- und eine Rechnerübung angeboten, durch deren erfolgreiche Beteiligung abgestuft mit der Vorlesung 5 bzw. 7,5 ECTS erworben werden können. In den Tafelübungen werden die in der Vorlesung vermittelten Techniken durch zu lösende Aufgaben vertieft. In der Rechnerübung soll u.a. ein einfacher Vielkern-Prozessor auf Basis des ZPU-Prozessors mit Simulationswerkzeugen aufgebaut werden. Im Einzelnen werden folgende Themen behandelt:
Organisationsaspekte von CISC und RISC-Prozessoren
Behandlung von Hazards in Pipelines
Fortgeschrittene Techniken der dynamischen Sprungvorhersage
Fortgeschritten Cachetechniken, Cache-Kohärenz
Ausnutzen von Cacheeffekten
Architekturen von Digitalen Signalprozessoren
Architekturen homogener und heterogener Multikern-Prozessoren (Intel Corei7, Nvidia GPUs, Cell BE)
Architektur von Parallelrechnern (Clusterrechner, Superrechner)
Effiziente Hardware-nahe Programmierung von Mulitkern-Prozessoren (OpenMP, SSE, CUDA, OpenCL)
Leistungsmodellierung und -analyse von Multikern-Prozessoren (Roofline-Modell)
Lernziele und Kompetenzen:
- Fachkompetenz
- Wissen
- Lernende können Wissen abrufen und wiedergeben. Sie können konkrete Einzelheiten wie Begriffe, Definitionen, Fakten, und Abläufe in einem Prozessor darlegen.
- Verstehen
- Lernende können Beispiele für Rechnerarchitekturen anführen, sie sind in der Lage, Schaubilder von Prozessoren zu interpretieren und die Abläufe in eigenen Worten zu beschreiben.
- Anwenden
- Lernende können beim Erstellen eigener Programme durch Transfer des Wissens über Interna von Prozesorarchitekturen Optimierungen hinsichtlich des Laufzeitverhaltens vornehmen.
- Analysieren
- Lernende können zwischen verschiedenen Varianten von Lösungen einer Prozessorarchitektur klassifizieren, die Gründe für durchgeführte Entwurfsentscheidungen erschließen, Unterscheide gegenüberstellen und gegeneinander bewerten.
- Lern- bzw. Methodenkompetenz
- Lernende erwerben die Fähigkeit selbstständig Testprogramme zum Bewerten der Leistungsfähigkeit eines Prozessors zu erstellen.
Literatur:
- Patterson/Hennessy: Computer Organization und Design
Hennessy/Patterson: Computer Architecture - A Quantitative Approach
Stallings: Computer Organization and Architecture
Märtin: Rechnerarchitekturen
Organisatorisches:
Schein durch Kolloquium
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan: Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:
- Informatik (Master of Science)
(Po-Vers. 2010 | TechFak | Informatik (Master of Science) | Gesamtkonto | Wahlpflichtbereich | Säule der systemorientierten Vertiefungsrichtungen | Vertiefungsrichtung Rechnerarchitektur | Rechnerarchitektur (Vorlesung mit Übung und Rechnerübung))
Studien-/Prüfungsleistungen:
Rechnerarchitektur (Vorlesung mit Übung und Rechnerübung) (Prüfungsnummer: 333815)
- Prüfungsleistung, mehrteilige Prüfung, benotet
- Anteil an der Berechnung der Modulnote: 100.0 %
- weitere Erläuterungen:
30-minütige mündliche Prüfung + Teilnahme an der Tafelübung und Rechnerübung (verpflichtend)
- Erstablegung: WS 2020/2021, 1. Wdh.: SS 2021
- Ort: Erlangen, Martensstr. 3, Raum 07.150
Ort: 07.150 - Martensstr. 3
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|