|
|
CPU Entwurf mit VHDL (CPU)- Lecturer
- Dr.-Ing. Marc Reichenbach
- Details
- Vorlesung
4 cred.h, Sprache Deutsch
Time and place: Tue, Fri 10:15 - 11:45, 00.152-113
- Fields of study
- WPF INF-BA-V-RA 4-6 (ECTS-Credits: 2,5)
WPF INF-MA 1-4 (ECTS-Credits: 2,5)
WPF INF-LAG 1-7 (ECTS-Credits: 2,5)
WF CE-MA 1-3 (ECTS-Credits: 2,5)
WPF IuK-MA-ES 1-4 (ECTS-Credits: 2,5)
- Additional information
- Expected participants: 15
www: http://www3.informatik.uni-erlangen.de/Lehre/CPU/SS2017/
- Assigned lectures
- UE: Übungen zu CPU Entwurf mit VHDL
-
Lecturers: Dr.-Ing. Marc Reichenbach, Philipp Holzinger, M. Sc.
Time and place: Mon 12:15 - 13:45, 02.153; Mon, Tue, Wed 14:15 - 15:45, 02.153
- Verwendung in folgenden UnivIS-Modulen
- Startsemester SS 2018:
- CPU Entwurf mit VHDL (CPU)
- CPU Entwurf mit VHDL (Schwerpunkt Prozessorentwurf) (CPU-woVHDL)
- CPU Entwurf mit VHDL (Schwerpunkt VHDL) (CPU-VHDL)
- Department: Chair of Computer Science 3 (Hardware Architectures)
|
|
|