|
Testfreundlicher Schaltungsentwurf (Design-for-Test) (DfT)2.5 ECTS (englische Bezeichnung: Design for Test)
Modulverantwortliche/r: Jürgen Alt Lehrende:
Jürgen Alt
Startsemester: |
WS 2016/2017 | Dauer: |
1 Semester | Turnus: |
jährlich (WS) |
Präsenzzeit: |
30 Std. | Eigenstudium: |
45 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
Inhalt:
Diese Vorlesung vermittelt die Grundlagen des Testfreundlichen Schaltungsentwurfs (Design-for-Test). Schwerpunkte hierbei sind digitale Schaltungselemente mit detaillierten Darstellungen zu:
Als generelle Prinzipien, die auch für andere technische Disziplinen gültig sind, werden im Rahmen der Vorlesung herausgearbeitet:
Komplexität und ihre Beherrschung
Strukturierte und funktionsorientierte Methoden
Optimierungen im Entwicklungsprozess und ihre Abhängkeit von Marktsegmenten
Weitere Informationen:
www: http://www.lzs.eei.uni-erlangen.de/vorlesungen/dft
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan: Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:
- Elektrotechnik, Elektronik und Informationstechnik (Master of Science)
(Po-Vers. 2015s | TechFak | Elektrotechnik, Elektronik und Informationstechnik (Master of Science) | Masterprüfung | Wahlmodulbereich aus der FAU)
Studien-/Prüfungsleistungen:
Testfreundlicher Schaltungsentwurf (Prüfungsnummer: 542026)
(englischer Titel: Design-for-Test)
- Prüfungsleistung, mündliche Prüfung, Dauer (in Minuten): 30, benotet, 2.5 ECTS
- Anteil an der Berechnung der Modulnote: 100.0 %
- Prüfungssprache: Deutsch oder Englisch
- Erstablegung: WS 2016/2017, 1. Wdh.: SS 2017
1. Prüfer: | Sebastian M. Sattler |
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|