|
Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)2.5 ECTS (englische Bezeichnung: Digital ASIC Design Lab)
Modulverantwortliche/r: Jürgen Frickel Lehrende:
Jürgen Frickel, Robért Glein
Start semester: |
WS 2016/2017 | Duration: |
1 semester | Cycle: |
halbjährlich (WS+SS) |
Präsenzzeit: |
45 Std. | Eigenstudium: |
30 Std. | Language: |
Deutsch und Englisch |
Lectures:
-
-
Praktikum Digitaler ASIC-Entwurf (Blockpraktikum)
(Praktikum, 3 SWS, Anwesenheitspflicht, Jürgen Frickel et al., block seminar 27.2.2017-3.3.2017 Mon, Tue, Wed, Thu, Fri, 9:00 - 17:00, P1 LIKE, S1 LIKE; LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-Gebäude))
Empfohlene Voraussetzungen:
- Digitaltechnik (oder ähnliche Grundlagen-LV, z.B. TI-1)
V+Ü "Hardware-Beschreibungssprache VHDL" (oder andere gleichwertige LVen)
oder: nachgewiesene gute Kenntnisse/praktische Erfahrungen in VHDL, z.B. durch Praktikanten- oder Werkstudententätigkeit, intensives Eigenstudium, etc. It is recommended to finish the following modules before starting this module:
Hardware-Beschreibungssprache VHDL (SS 2016)
Inhalt:
In diesem Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (>100k Gatteräquivalente) entworfen.
Hierzu müssen die Teilnehmer zu Beginn eine vorgegebene Systemspezifikation verbessern und verfeinern, das zu entwerfende System partitionieren und auf Arbeitsgruppen aufteilen.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (XILINX Vivado, o.ä.) spezifiziert, simuliert, verifiziert und abschließend für die Ziel-Hardware synthetisiert werden.
Hierbei ist außer der Schnittstellenproblematik zwischen den Arbeitsgruppen auch der Aspekt des simulations- und testfreundlichen Entwurfs zu beachten.
Mit einer vorhandenen FPGA-Testumgebung (Evaluation/Education Board) wird der Funktions- und Systemtest auf realer Hardware durchgeführt.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung.
Lernziele und Kompetenzen:
- Anwenden
- Die vorab erlernte Hardware-Beschreibungssprache VHDL wird in ihrem vollen Umfang zur Spezifikation eines mikroelektronischen Systems eingesetzt.
- Analysieren
- Ein rudimentär beschriebenes digitales mikroelektronisches System wird untersucht und strukturiert.
- Evaluieren (Beurteilen)
- Eigene und fremde Lösungsvorschläge zum Systementwurf werden bewertet, nach eigenen Kriterien verglichen, und die besten Lösungen zum Weiterentwurf ausgewählt.
Die Teilnehmer bewerten nach Fertigstellung des Systementwurfs nach verschiedenen Kriterien (Größe, speed=längster Pfad, Ästhetik, Code-Qualität) ihre und die anderen Entwürfe. - Erschaffen
- Durch die sehr knappe Spezifikation der Systembeschreibung müssen eigene Lösungswege konzipiert, und daraus Funktionsmodule konzipiert und entworfen werden.
Literatur:
Frickel J.; Skript der LV "Hardware-Beschreibungssprache VHDL"
Xilinx; Handbuch Xilinx Vivado
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL.
Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart
Teubner 1996
Bemerkung:
Anmeldung über Mein-Campus (siehe Link bei LV im UniViS)
Weitere Informationen:
Keywords: Digital IC Entwurf ASIC CMOS Standardzellen VHDL Synthese Modellierung Systementwurf Partitionierung Simulation Layout
www: http://www.like.eei.fau.de/lehre/
Studien-/Prüfungsleistungen:
Laborpraktikum Digitaler ASIC-Entwurf_ (Prüfungsnummer: 75001)
- Studienleistung, Praktikumsleistung, unbenotet, 2.5 ECTS
- weitere Erläuterungen:
Praktikums-Aufgabenstellung lesen.
Praktikums-Unterlagen durcharbeiten.
Während des Praktikums je Zweier-Gruppe:
Nachbereitung je Zweier-Gruppe:
- Erstablegung: WS 2016/2017
1. Prüfer: | Jürgen Frickel |
|
|
|