|
Praktikum für systematischen Entwurf programmierbarer Logikbausteine (PR PLD)2.5 ECTS (englische Bezeichnung: Laboratory Design Methodology for Programmable Logic Devices)
Modulverantwortliche/r: Alexander Kölpin Lehrende:
Alexander Kölpin
Startsemester: |
SS 2015 | Dauer: |
1 Semester | Turnus: |
halbjährlich (WS+SS) |
Präsenzzeit: |
45 Std. | Eigenstudium: |
30 Std. | Sprache: |
Deutsch |
Lehrveranstaltungen:
Inhalt:
In diesem Praktikum wird eine Einführung in den systematischen Entwurf Programmierbarer Logikbausteine geben. Außerdem werden Grundkenntnisse in der Hardwarebeschreibungs- und Programmiersprache VHDL vermittelt. Auch alternative Eingabeformate, wie die Fuse-Map oder über Einfügen von Schaltplänen werden vorgestellt. Nach der Simulation werden die erstellten Programme auf realer Hardware, einem FPGA-Board, per „In-System-Programmierung“ getestet. Es besteht Anwesenheitspflicht.
Lernziele und Kompetenzen:
- Die Studierenden erlangen grundlegende Kenntnisse in VHDL
Die Studierenden verstehen die der Hardware-Programmierung zu Grunde liegenden Systematik
Die Studierenden analysieren und vergleichen unterschiedliche Ansätze von Hardware-Beschreibungsmöglichkeiten
Die Studierenden vertiefen die Grundlagen der Digitaltechnik
Die Studierenden erlangen die Fähigkeit, einfache Problemstellungen systematisch in eine Hardwarebeschreibung umzusetzen
Literatur:
Tietze/Schenk: Halbleiter-Schaltungstechnik, Springer Verlag
Organisatorisches:
Vorkenntnisse: Grundlagen digitaler Schaltungen
Weitere Informationen:
Schlüsselwörter: Digitale Schaltungen, Schaltnetze, Schaltwerke, PLD, FPGA, VHDL, Altera, Simulation
Studien-/Prüfungsleistungen:
Laborpraktikum Systematischer Entwurf programmierbarer Logikbausteine (PLD) (Prüfungsnummer: 77201)
- Studienleistung, Praktikumsleistung, unbenotet
- Erstablegung: SS 20151. Wdh.: keine Wiederholung, 2. Wdh.: keine Wiederholung
1. Prüfer: | Alexander Kölpin |
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|