Lehrveranstaltungen

Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg

Sammlung/Stundenplan Modulbelegung

Home | Rechtliches | Kontakt | Hilfe

Suche:

Semester:

Lehr-
veranstaltungen

Personen/
Einrichtungen



	Darstellung
		kurz ausführlich Druckansicht


		Stundenplan



	Extras
		alle markieren alle Markierungen löschen Ausgabe als XML



	Außerdem im UnivIS
		Vorlesungs- und Modulverzeichnis nach Studiengängen Vorlesungsverzeichnis


		Veranstaltungskalender Stellenangebote Möbel-/Rechnerbörse

Einrichtungen >> Technische Fakultät (TF) >> Department Informatik (INF) >>

Lehrstuhl für Informatik 3 (Rechnerarchitektur)

"Burning Multicores" - Eingebettete Hardwareentwicklung für Mehrkernarchitekturen [BuMuProj] PR; ECTS: 10; nach Vereinbarung				WPF INF-MA ab 1	Reichenbach, M. Schmidt, M. Schäfer, A. Fey, D.
"Games with Cellular Automata" auf parallelen Rechnerarchitekturen [PParRA] PR; 8 SWS; ECTS: 10; Di, 8:15 - 11:45, 02.153; Do, 14:00 - 17:30, 02.153				WPF INF-BA-PR ab 5	Schmidt, M. Reichenbach, M.
Architectures of Supercomputers / Architekturen von Superrechnern [ArchSup] VORL; 2 SWS; ben. Schein; ECTS: 2,5; Mi, 8:15 - 9:45, 07.150				WPF INF-DH-RA 5-9 WPF INF-BA-V-RA ab 5 WPF CE-MA 1-3 WPF CE-MA-INF 1-3 WPF CE-BA-TW 3-6 WPF INF-MA 1-3 WPF IuK-BA ab 5 WPF IuK-MA 1-3	Schäfer, A. Fey, D.
Exercises Architectures of Supercomputers / Übungen Architekturen von Superrechnern [ÜArchSup] UE; 2 SWS; ECTS: 2,5; Mi, 12:30 - 14:00, 02.153				WPF INF-BA-V-RA ab 5 WPF INF-DH-RA 5-9 WPF CE-MA 1-3 WPF CE-MA-INF 1-3 WPF CE-BA-TW 3-6 WPF INF-MA 1-3 WPF IuK-BA ab 5 WPF IuK-MA 1-3	Schäfer, A.
Computational Engineering 1 [CE1] VORL; 4 SWS; Mo, 14:15 - 15:45, K1-119; Di, 8:15 - 9:45, K1-119				PF CE-BA-G 1	Fey, D.
Übungen zu Computational Engineering 1 [ÜCE1] UE; 2 SWS				PF CE-BA-G 1
	Mo Mi Do	12:15 - 13:45 16:15 - 17:45 14:15 - 15:45	07.150 07.150 07.150		Limmer, S.
	Di	16:15 - 17:45	07.150		Schäfer, A.
Einführung digitaler ASIC Entwurf [EDA] VORL; 2 SWS; Schein; Mi, 12:15 - 13:45, 07.150				WF IuK-BA ab 5 WF IuK-DH ab 5 WPF IuK-DH-REA-INF1 ab 5 WPF IuK-DH-ES-INF1 ab 5 WPF IuK-BA 1-3 WF CE-MA-INF 1-3 WF CE-BA-TW ab 5 WPF INF-DH-RA 5-9 WPF INF-BA-V-RA ab 5 PF INF-MA 1-3	Reichenbach, M. Fey, D.
FPGA-Online Basic Course with VHDL [FPGAonline] V/UE; 4 SWS; ECTS: 5; Anf; Vorlesungsmaterialien Englisch, Kommunikation mit Betreuern Deutsch; Dies ist ein Online-Kurs ohne spezielle Zeiten.; Vorbesprechung: 19.10.2011, 18:00 - 19:00 Uhr, 07.150				WPF IuK-BA 3 WPF INF-BA-W 3 WPF INF-BA-S 3 WPF INF-BA-V-RA 3	Fey, D. Schmidt, M. Reichenbach, M.
Grundlagen der Rechnerarchitektur und -organisation [GRa] VORL; 2 SWS; Mi, 10:15 - 11:45, 07.150				PF IuK-BA 2 PF INF-LAG 4 PF INF-BA-W 2 PF INF-BA-S 3 PF IuK-BA-S 2	Fey, D.
Tutorium Grundlagen der Rechnerarchitektur und - organisation [TutGRa] TUT; 2 SWS				WF INF-BA 3 WF INF-LAG ab 5 WF IuK-BA 3
	Mo	12:15 - 13:45	02.153		Richter, F.
	ab 09.01.2012				Richter, F.
	Mo	16:15 - 17:45	07.150		Richter, F.
	ab 09.01.2012				Richter, F.
Übungen zu Grundlagen der Rechnerarchitektur und -organisation [ÜGRa] UE; 2 SWS; ECTS: 2,5				PF INF-LAG 2-4 PF INF-BA-W 2 PF INF-BA-S 3 PF IuK-BA-S 2
	Mo	14:15 - 15:45	07.150		Richter, F.
	Fr	12:15 - 13:45	07.150		Richter, F.
Kolloquium für Doktoranden und Diplomanden [DoKoll] KO; 2 SWS; Do, 10:15 - 11:45, 07.150				WF INF-DH-RA 5-9	Fey, D.
Laborübung zu Einführung digitaler ASIC Entwurf [LÜEDA] UE; 2 SWS; ECTS: 2,5; Mi, 16:00 - 18:00, 02.153				WF IuK-BA ab 5 WF IuK-DH ab 5 WPF IuK-DH-REA-INF1 ab 5 WPF IuK-DH-ES-INF1 ab 5 WF CE-MA-INF 1-3 WF CE-BA-TW ab 5 WPF INF-DH-RA 5-9 WPF INF-BA-V-RA ab 5	Reichenbach, M.
Rechnerarchitektur [RA] VORL; 2 SWS; ben. Schein; ECTS: 2,5				WPF IuK-BA ab 5 WPF INF-DH-RA 5-9 WPF INF-BA-V-RA ab 5 WPF CE-MA-INF 1-3 WPF CE-BA-G ab 5 WPF INF-MA 1-3 WPF IuK-BA ab 5	Fey, D.
	Di	12:15 - 13:45	07.150		Fey, D.
Rechnerübungen zu Rechnerarchitektur UE; 2 SWS; ECTS: 2,5				WPF IuK-BA ab 5 WPF INF-DH-RA 5-9 WPF CE-MA-INF 1-3 WPF CE-BA-G ab 5 WPF INF-BA-V-RA ab 5 WPF INF-MA 1-3 WPF IuK-MA 1-3	Schneider, M.
	Mi	8:30 - 10:00	02.153		Schneider, M.
Repetitorium Theoretische Informatik für Wirtschaftsinformatiker [RepTIWINF] RE; 1 SWS; Vorbereitung zur Wiederholungsklausur; Fr, 12:00 - 13:30, LG 0.141; ab 2.12.2011; Die Veranstaltung findet ab Anfang Dezember mit jew. 2 Std./Woche statt! Zu Semesterbeginn findet ein Vorbesprechungstermin statt, an dem auch Einsichtnahmemöglichkeit in die Klausur des SS besteht.; Vorbesprechung: 21.10.2011, 14:00 - 16:00 Uhr, 05.150				WF WINF-BA 3	König, R.
Tafelübungen zu Einführung digitaler ASIC Entwurf [TÜEDA] UE; Mi, 14:00 - 16:00, 02.153				WF IuK-BA ab 5 WF IuK-DH ab 5 WPF IuK-DH-REA-INF1 ab 5 WPF IuK-DH-ES-INF1 ab 5 WF CE-MA-INF 1-3 WF CE-BA-TW ab 5 WPF INF-DH-RA 5-9 WPF INF-BA-V-RA ab 5	Reichenbach, M.
Übungen zu Rechnerarchitektur UE; 2 SWS; ECTS: 2,5				WPF IuK-BA ab 5 WPF CE-BA-G 1-3 WPF INF-DH-RA 5-9 WPF INF-BA-V-RA ab 5 WPF INF-MA 1-3 WPF CE-MA-INF ab 5 WPF IuK-MA 1-3
	Mo	14:15 - 15:45	02.153		Schneider, M.
Unkonventionelles Rechnen und Architekturen [URA] SEM; 2 SWS; Di, 14:15 - 15:45, 07.150; Vorbesprechung: 18.10.2011, 14:15 - 15:45 Uhr, 07.150				WPF CE-BA-SEM 5 WPF CE-MA-INF 1-3 WPF INF-BA-SEM ab 3 WPF INF-MA 1-3	Fey, D.
Virtuelle Maschinen [VM] VORL; 2 SWS; Fr, 10:15 - 11:45, 07.150				WPF INF-BA-V-RA ab 5 WPF INF-DH-RA 5-9 WPF INF-MA 1-3	Sieh, V.
Übungen zu Virtuelle Maschinen [ÜVM] UE; 2 SWS; Fr, 14:15 - 15:45, 07.150				WPF INF-BA-V-RA ab 5 WPF INF-DH-RA 5-9 WPF INF-MA 1-3	Sieh, V.



	UnivIS ist ein Produkt der Config eG, Buckenhof

Lehrstuhl für Informatik 3 (Rechnerarchitektur)

"Burning Multicores" - Eingebettete Hardwareentwicklung für Mehrkernarchitekturen [BuMuProj]

"Games with Cellular Automata" auf parallelen Rechnerarchitekturen [PParRA]

Architectures of Supercomputers / Architekturen von Superrechnern [ArchSup]

Exercises Architectures of Supercomputers / Übungen Architekturen von Superrechnern [ÜArchSup]

Computational Engineering 1 [CE1]

Übungen zu Computational Engineering 1 [ÜCE1]

Einführung digitaler ASIC Entwurf [EDA]

FPGA-Online Basic Course with VHDL [FPGAonline]

Grundlagen der Rechnerarchitektur und -organisation [GRa]

Tutorium Grundlagen der Rechnerarchitektur und - organisation [TutGRa]

Übungen zu Grundlagen der Rechnerarchitektur und -organisation [ÜGRa]

Kolloquium für Doktoranden und Diplomanden [DoKoll]

Laborübung zu Einführung digitaler ASIC Entwurf [LÜEDA]

Rechnerarchitektur [RA]

Rechnerübungen zu Rechnerarchitektur

Repetitorium Theoretische Informatik für Wirtschaftsinformatiker [RepTIWINF]

Tafelübungen zu Einführung digitaler ASIC Entwurf [TÜEDA]

Übungen zu Rechnerarchitektur

Unkonventionelles Rechnen und Architekturen [URA]

Virtuelle Maschinen [VM]

Übungen zu Virtuelle Maschinen [ÜVM]