UnivIS
Information system of Friedrich-Alexander-University Erlangen-Nuremberg © Config eG 
FAU Logo
  Collection/class schedule    module collection Home  |  Legal Matters  |  Contact  |  Help    
search:      semester:   
 
 Layout
 
printable version

 
 
Module Description Sheet (PDF)

 
 
 Also in UnivIS
 
course list

lecture directory

 
 
events calendar

job offers

furniture and equipment offers

 
 

Einführung digitaler ASIC Entwurf mit Laborübung (EDA-LÜ)7.5 ECTS

Modulverantwortliche/r: Marc Reichenbach
Lehrende: Marc Reichenbach, Dietmar Fey


Start semester: WS 2011/2012Duration: 1 semester
Präsenzzeit: 90 Std.Eigenstudium: 135 Std.

Lectures:


Inhalt:

  • Einführung in die Welt der integrierten Schaltkreise
  • Schaltungstechnische Grundlagen

  • Designflow für integrierte Schaltkreise

  • Zeitliche Rahmenbedinungen für die Entwicklung

  • Testbarkeit

  • Low-Power-Design

  • Algorithmen von Entwurfswerkzeugen

  • Verifikation von Schaltungen

Diese Veranstaltung ist sehr Praxis orientiert. Aus diesem Grund wird zusätzlich zur Tafelübung eine Laborübung (2,5 ECTS) angeboten. Es besteht die Möglichkeit einen integrierten Schaltkreis, der im Rahmen der Laborübung entsteht, fertigen zu lassen und anschliessend (in einer weiteren Veranstaltung) zu testen.

Organisatorisches:

Grundlagen der Technischen Informatik
Grundlagen der Rechnerarchitektur und –organisation
Grundlagen der Schaltungstechnik


Weitere Informationen:

www: http://www3.informatik.uni-erlangen.de/Lehre/EDA/WS2011/index.html

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:

  1. Informatik (Bachelor of Science)
    (Po-Vers. 2009s | Praktika und Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsmodul Rechnerarchitektur)
  2. Informatik (Bachelor of Science)
    (Po-Vers. 2009w | Praktika und Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsmodul Rechnerarchitektur)
  3. Informatik (Master of Science)
    (Po-Vers. 2010 | Wahlpflichtbereich | Säule der systemorientierten Vertiefungsrichtungen | Vertiefungsmodul Rechnerarchitektur)
  4. Informations- und Kommunikationstechnik (Master of Science)
    (Po-Vers. 2010 | Schwerpunkt Realisierung von Informations- und Kommunikationssystemen | Wahlpflichtmodule | Wahlpflichtmodul aus INF im Schwerpunkt Realisierung von Informations- und Kommunikationssystemen)

Studien-/Prüfungsleistungen:

Einführung digitaler ASIC Entwurf (Vorlesung mit Übung und Laborübungen)

(diese Prüfung gilt nur im Kontext der Studienfächer/Vertiefungsrichtungen [1], [2], [3])

Studienleistung, benotet

Erstablegung: WS 2011/2012, 1. Wdh.: SS 2012, 2. Wdh.: keine Wiederholung
1. Prüfer: Dietmar Fey

Einführung digitaler ASIC Entwurf (Vorlesung mit Übung und Laborübungen)

(diese Prüfung gilt nur im Kontext der Studienfächer/Vertiefungsrichtungen [4])

mündliche Prüfung, Dauer (in Minuten): 30, benotet

Erstablegung: WS 2011/2012, 1. Wdh.: SS 2012, 2. Wdh.: keine Wiederholung
1. Prüfer: Dietmar Fey

UnivIS is a product of Config eG, Buckenhof