|
Hardware-Software-Co-Design mit erweiterter Übung (HSCD-VEU)7.5 ECTS
Modulverantwortliche/r: Jürgen Teich Lehrende:
Jürgen Teich
Start semester: |
SS 2012 | Duration: |
1 semester |
Präsenzzeit: |
90 Std. | Eigenstudium: |
135 Std. | Language: |
Deutsch |
Lectures:
Die Auswahl dieses Moduls schließt die Auswahl des Moduls
„Hardware-Software-Co-Design (VU)“ aus.
Inhalt:
1.Überblick und Vergleich von Architekturen und Komponenten in Hardware/Software-Systemen.
2.Aufbau eines Compilers und Codeoptimierungsverfahren für Hardware und Software
3.Hardware/Software-Partitionierung (Partitionierung komplexer Systeme, Schätzungsverfahren, Performanzanalyse, Codegenerierung)
4.Interfacesynthese (Kommunikationsarten, Synchronisation, Synthese)
5.Verifikation und Cosimulation
6.Tafelübungen
7.Demonstrationen mit rechnergestützten Entwurfswerkzeugen und
praktische Übungen
Lernziele und Kompetenzen:
Zahlreiche Realisierungen eingebetteter Systeme (z.B. Mobiltelephone, Faxgeräte, Industriesteuerungen) zeichnen sich durch kooperierende Hardware- und Softwarekomponenten aus. Die Popularität solcher Realisierungsformen lässt sich begründen durch 1) die steigende Vielfalt und Komplexität heterogener Systeme, 2) die Notwendigkeit, Entwurfs- und Testkosten zu senken und 3) Fortschritte in Schlüsseltechnologien (Mikroelektronik, formale Entwurfsmethoden). Zum Beispiel bieten Halbleiterhersteller kostengünstige ASICs an, die einen Mikrocontroller und benutzerspezifische Peripherie und Datenpfade auf einem Chip integrieren. Die Synthese solcher Systeme wirft jedoch eine Reihe neuartiger Entwurfsprobleme auf, insbesondere 1) die Frage der Auswahl von Hardware- und Softwarekomponenten, 2) die Partitionierung einer Spezifikation in Hard- und Software, 3) die automatische Synthese von Interface- und Kommunikationsstrukturen und 4) die Verifikation und Cosimulation.
Literatur:
Teich, J.; Haubelt, C.: Digitale Hardware/Software-Systeme: Synthese und Optimierung; Springer, Berlin; Auflage: 2. erw. Aufl. (2. März 2007)
Teich, J.: Hardware/Software-Architekturen. Ergänzendes Skriptum zur Vorlesung.
Gajski, D.: Specification and Design of Embedded Systems. Prentice Hall, Englewood Cliffs, NJ, 1994.
Bemerkung:
auch für Computational Engineering
Weitere Informationen:
www: http://www12.informatik.uni-erlangen.de/edu/hscd
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan: Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:
- Informatik (Bachelor of Science)
(Po-Vers. 2009s | Praktika und Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsmodul Hardware-Software-Co-Design)
- Informatik (Bachelor of Science)
(Po-Vers. 2009w | Praktika und Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsmodul Hardware-Software-Co-Design)
- Informatik (Master of Science)
(Po-Vers. 2010 | Wahlpflichtbereich | Säule der systemorientierten Vertiefungsrichtungen | Vertiefungsmodul Hardware-Software-Co-Design)
- Informations- und Kommunikationstechnik (Master of Science)
(Po-Vers. 2010 | Schwerpunkt Multimediasysteme | Wahlpflichtmodule | Wahlpflichtmodul aus INF im Schwerpunkt Multimediasysteme)
Studien-/Prüfungsleistungen:
Klausur zu Hardware-Software-Co-Design
- schriftlich oder mündlich, benotet
- weitere Erläuterungen:
Der Besuch der erweiterten Übung ist Voraussetzung zur Anrechnung der Klausurnote!
- Erstablegung: SS 2012, 1. Wdh.: WS 2012/2013, 2. Wdh.: SS 2013
- Termin: 26.09.2013, 08:00 Uhr, Ort: H 6 TechF
Termin: 01.10.2013, 09:00 Uhr, Ort: H 1 NatFak
Termin: 05.08.2013, 10:00 Uhr, Ort: H 8 TechFTermin: 01.10.2013, 09:00 Uhr, Ort: H 1 NatFakTermin: 26.09.2013, 08:00 Uhr, Ort: H 6 TechF
Termin: 01.10.2013, 09:00 Uhr, Ort: H 1 NatFak
Termin: 05.08.2013, 10:00 Uhr, Ort: H 8 TechF
Schein für die erweiterte Übung zu Hardware-Software-Co-Design
- Leistungsschein, benotet
- Erstablegung: SS 20121. Wdh.: keine Wiederholung, 2. Wdh.: keine Wiederholung
|
|
|