|
Einführung digitaler ASIC Entwurf mit Laborübung (EDA-LÜ)7.5 ECTS
Modulverantwortliche/r: Marc Reichenbach Lehrende:
Marc Reichenbach, Dietmar Fey
Startsemester: |
SS 2012 | Dauer: |
1 Semester |
Präsenzzeit: |
90 Std. | Eigenstudium: |
135 Std. |
Lehrveranstaltungen:
-
-
Einführung digitaler ASIC Entwurf
(Vorlesung, 2 SWS, Marc Reichenbach et al., Fr, 12:15 - 13:45, 07.150)
-
Laborübung zu Einführung digitaler ASIC Entwurf
(Übung, 2 SWS, Marc Reichenbach et al., Mo, 12:15 - 13:45, 02.153; ab 23.4.2012)
-
Tafelübungen zu Einführung digitaler ASIC Entwurf
(Übung, Marc Reichenbach, Fr, 14:15 - 16:15, 02.153)
Inhalt:
- Einführung in die Welt der integrierten Schaltkreise
Schaltungstechnische Grundlagen
Designflow für integrierte Schaltkreise
Zeitliche Rahmenbedinungen für die Entwicklung
Testbarkeit
Low-Power-Design
Algorithmen von Entwurfswerkzeugen
Verifikation von Schaltungen
Diese Veranstaltung ist sehr Praxis orientiert. Aus diesem Grund wird zusätzlich zur Tafelübung eine Laborübung (2,5 ECTS) angeboten. Es besteht die Möglichkeit einen integrierten Schaltkreis, der im Rahmen der Laborübung entsteht, fertigen zu lassen und anschliessend (in einer weiteren Veranstaltung) zu testen.
Organisatorisches:
Grundlagen der Technischen Informatik
Grundlagen der Rechnerarchitektur und –organisation
Grundlagen der Schaltungstechnik
Weitere Informationen:
www: http://www3.informatik.uni-erlangen.de/Lehre/EDA/WS2011/index.html
Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan: Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:
- Informatik (Bachelor of Science)
(Po-Vers. 2009s | Praktika und Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsmodul Rechnerarchitektur)
- Informatik (Bachelor of Science)
(Po-Vers. 2009w | Praktika und Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsmodul Rechnerarchitektur)
- Informatik (Master of Science)
(Po-Vers. 2010 | Wahlpflichtbereich | Säule der systemorientierten Vertiefungsrichtungen | Vertiefungsmodul Rechnerarchitektur)
Studien-/Prüfungsleistungen:
Einführung digitaler ASIC Entwurf (Vorlesung mit Übung und Laborübungen)
- Studienleistung, benotet
- Erstablegung: SS 2012, 1. Wdh.: WS 2012/2013, 2. Wdh.: keine Wiederholung
Einführung digitaler ASIC Entwurf (Vorlesung mit Übung und Laborübungen)
- mündliche Prüfung, Dauer (in Minuten): 30, benotet
- Erstablegung: SS 2012, 1. Wdh.: WS 2012/2013, 2. Wdh.: keine Wiederholung
|
|
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|