UnivIS
Information system of Friedrich-Alexander-University Erlangen-Nuremberg © Config eG 
FAU Logo
  Collection/class schedule    module collection Home  |  Legal Matters  |  Contact  |  Help    
search:      semester:   
 
 Layout
 
printable version

 
 
Module Description Sheet (PDF)

 
 
 Also in UnivIS
 
course list

lecture directory

 
 
events calendar

job offers

furniture and equipment offers

 
 

Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)2.5 ECTS

Modulverantwortliche/r: Jürgen Frickel
Lehrende: Jürgen Frickel, []


Start semester: WS 2012/2013Duration: 1 semesterCycle: halbjährlich (WS+SS)
Präsenzzeit: 45 Std.Eigenstudium: 30 Std.Language: Deutsch

Lectures:


Empfohlene Voraussetzungen:

It is recommended to finish the following modules before starting this module:

Hardware-Beschreibungssprache VHDL (SS 2012)


Inhalt:

In diesem Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (20k - 50k Gatteräquivalente) entworfen.
Hierzu muß zu Beginn eine vorgegebene Systemspezifikation verbessert und verfeinert, das System dann partitioniert und selbständig auf die Arbeitsgruppen aufgeteilt werden.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (SYNOPSYS bzw. XILINX, o.ä.) simuliert, verifiziert und abschließend synthetisiert werden. Hierbei ist außer der Schnittstellenproblematik zwischen den Arbeitsgruppen auch der Aspekt des testfreundlichen Entwurfs zu beachten.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung.

Je nach Aufgabenstellung gibt es auf einer vorhandenen FPGA-Testumgebung (Evaluation Board) die Möglichkeit zum Funktionstest auf realer Hardware.

Literatur:

Heinkel U.; Padeffke M.; Kraus O.: VHDL-Online: http://www.vhdl-online.de
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL. Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart Teubner 1996

Bemerkung:

Anmeldung über Mein Campus

Organisatorisches:

  • Digitaltechnik (oder ähnliche LV, z.B. TI-1)
  • V+Ü "Hardware-Beschreibungssprache VHDL"

  • alternativ: nachgewiesene gute Kenntnisse/praktische Erfahrungen in VHDL


Weitere Informationen:

Keywords: Digital IC Entwurf ASIC CMOS Standardzellen VHDL Synthese Modellierung Systementwurf Partitionierung Simulation Layout
www: http://www.like.eei.uni-erlangen.de

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:

  1. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science)
    (Po-Vers. 2007 | Studienrichtungen (Wahlpflichtmodule) | Studienrichtung Mikroelektronik | Laborpraktika Mikroelektronik | Laborpraktikum Digitaler ASIC-Entwurf)
  2. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science): 5-6. Semester
    (Po-Vers. 2009 | Studienrichtungen (Wahlpflichtmodule) | Studienrichtung Mikroelektronik | Laborpraktika Mikroelektronik)
  3. Elektrotechnik, Elektronik und Informationstechnik (Master of Science): 1-4. Semester
    (Po-Vers. 2010 | Studienrichtung Mikroelektronik | Laborpraktika Mikroelektronik)
  4. Informations- und Kommunikationstechnik (Bachelor of Science)
    (Po-Vers. 2007 | Wahlpflichtmodule, Wahlmodule, Seminar, Praktikum | Praktikum oder Projektarbeit)
  5. Informations- und Kommunikationstechnik (Bachelor of Science)
    (Po-Vers. 2009 | Wahlpflichtmodule, Wahlmodule, Seminar, Praktikum | Praktikum oder Projektarbeit)
  6. Informations- und Kommunikationstechnik (Master of Science)
    (Po-Vers. 2010 | Praktikum, Seminar, Wahlbereiche | Praktikum oder Projektarbeit)
  7. Wirtschaftsingenieurwesen (Bachelor of Science): 3. Semester
    (Po-Vers. 2008 | Studienrichtung Informations- und Kommunikationssysteme | weiterer Bachelorprüfungen | Ingenieurwissenschaftlicher Bereich | Wahlbereich | Hochschulpraktikum | Laborpraktikum Digitaler ASIC-Entwurf)
  8. Wirtschaftsingenieurwesen (Bachelor of Science): 3. Semester
    (Po-Vers. 2009 | Studienrichtung Informations- und Kommunikationssysteme | weiterer Bachelorprüfungen | Ingenieurwissenschaftlicher Bereich | Wahlbereich | Hochschulpraktikum | Laborpraktikum Digitaler ASIC-Entwurf)
  9. Wirtschaftsingenieurwesen (Master of Science)
    (Po-Vers. 2009 | Hochschulpraktikum Studienrichtung Informations- und Kommunikationssysteme)

Studien-/Prüfungsleistungen:

Praktikum Digitaler ASIC-Entwurf (Blockpraktikum)_

(diese Prüfung gilt nur im Kontext der Studienfächer/Vertiefungsrichtungen [2], [3])

Studienleistung, benotet

Erstablegung: WS 2012/2013, 1. Wdh.: SS 2013, 2. Wdh.: WS 2013/2014
1. Prüfer: Albert Heuberger

(diese Prüfung gilt nur im Kontext der Studienfächer/Vertiefungsrichtungen [6], [9])

Studienleistung, benotet

Erstablegung: WS 2012/2013, 1. Wdh.: SS 2013, 2. Wdh.: WS 2013/2014
1. Prüfer: Albert Heuberger

Laborpraktikum Digitaler ASIC-Entwurf_

(diese Prüfung gilt nur im Kontext der Studienfächer/Vertiefungsrichtungen [1], [7], [8])

Leistungsschein, benotet

Erstablegung: WS 2012/2013, 1. Wdh.: SS 2013, 2. Wdh.: WS 2013/2014
1. Prüfer: Albert Heuberger

Praktikum Digitaler ASIC-Entwurf (Blockpraktikum)_

(diese Prüfung gilt nur im Kontext der Studienfächer/Vertiefungsrichtungen [4], [5])

Leistungsschein, benotet

Erstablegung: WS 2012/2013, 1. Wdh.: SS 2013, 2. Wdh.: WS 2013/2014
1. Prüfer: Albert Heuberger

UnivIS is a product of Config eG, Buckenhof