Digitaler Schaltungsentwurf mit VHDL (VHDL-RA)5 ECTS

Lectures:

• • Digitaler Schaltungsentwurf mit VHDL
    (Vorlesung, 2 SWS, Marc Reichenbach et al., Mon, 12:15 - 13:45, 07.150)
  • Übungen zu Digitaler Schaltungsentwurf mit VHDL
    (Übung, 2 SWS, Marc Reichenbach et al., Mon, 14:15 - 15:45, 02.153)

Inhalt:

Vorlesung:

• Hardware-Entwurf in VHDL

• Hardware-Design-Flow (Synthese für ASIC und FPGA)

• Simulation

• Synthesefähige VHDL-Beschreibungen

• Grundschaltungen der Rechnerarchitektur in VHDL (für ASIC und FPGA)

• Hardware-Debugging

• Einführung in Verifikations-Techniken
  

Übung:

• Vertiefung der theoretischen Inhalte der Vorlesung

• schrittweiser Entwurf eines CORDIC-Prozessors mit Hilfe von aktuellen Entwurfswerkzeugen

• Implementierung und Test auf FPGA-Board

Lernziele und Kompetenzen:

Die Studierenden

• erwerben fundierte Kenntnisse im Architektur-Aufbau mit Hilfe der Hardware-Berschreibungssprache VHDL

• erlernen den Umgang mit aktuellen Entwicklungs- und Simulationsumgebungen

• erlernen wichtige VHDL-Entwurfs-Prinzipien für die Realisierung synthesefähiger Schaltungen für ASICs und FPGAs

• erhalten eine Einführung in praxisrelevante Verifikationstechniken

• vertiefen und erproben in den Übungen die theoretisch behandelten Inhalte der Vorlesung anhand praktischer Beispiele

Literatur:

• Lehrbuch: VHDL-Synthese, Reichardt

• Lehrbuch: The Designer's Guide to VHDL, Ashenden

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:

1. Informatik (Bachelor of Science)
   (Po-Vers. 2009s | Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsmodul Rechnerarchitektur)
2. Informatik (Bachelor of Science)
   (Po-Vers. 2009w | Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsmodul Rechnerarchitektur)
3. Informatik (Master of Science)
   (Po-Vers. 2010 | Wahlpflichtbereich | Säule der systemorientierten Vertiefungsrichtungen | Vertiefungsmodul Rechnerarchitektur)

Studien-/Prüfungsleistungen:

Digitaler Schaltungsentwurf mit VHDL (Prüfungsnummer: 641372)

Prüfungsleistung, mehrteilige Prüfung, benotet

Anteil an der Berechnung der Modulnote: 100.0 %

weitere Erläuterungen:
30-minütige mündliche Prüfung + erfolgreiche Ausführung von Übungsaufgaben (verpflichtend)

Erstablegung: SS 2013, 1. Wdh.: WS 2013/2014

1. Prüfer:

Dietmar Fey