CPU Entwurf mit VHDL (CPU) (Prüfungsordnungsmodul)7.5 ECTS
(englische Bezeichnung: CPU Design with VHDL (CPU))

Stand der importierten Daten ("mein campus"-Datenabzug): 03.05.2022 07:05

Zuordnung zu Studiengängen, Validierung, Einpassung in die Musterstudienpläne:

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:einblenden

1. Informatik (Bachelor of Arts (2 Fächer))
   (Po-Vers. 2010 | TechFak | Informatik (Bachelor of Arts (2 Fächer)) | Vertiefung Informatik I und II | Vertiefungsmodul Rechnerarchitektur | CPU Entwurf mit VHDL (CPU))
2. Informatik (Bachelor of Arts (2 Fächer))
   (Po-Vers. 2013 | TechFak | Informatik (Bachelor of Arts (2 Fächer)) | Vertiefung Informatik I und II | Vertiefungsrichtung Rechnerarchitektur | CPU Entwurf mit VHDL (CPU))
3. Informatik (Bachelor of Science)
   (Po-Vers. 2009s | TechFak | Informatik (Bachelor of Science) | Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsrichtung Rechnerarchitektur | CPU Entwurf mit VHDL (CPU))
4. Informatik (Bachelor of Science)
   (Po-Vers. 2009w | TechFak | Informatik (Bachelor of Science) | Gesamtkonto | Wahlpflichtbereich (5. und 6. Semester) | Wahlpflichtmodule | Vertiefungsrichtung Rechnerarchitektur | CPU Entwurf mit VHDL (CPU))
5. Informatik (Master of Science)
   (Po-Vers. 2010 | TechFak | Informatik (Master of Science) | Gesamtkonto | Wahlpflichtbereich | Säule der systemorientierten Vertiefungsrichtungen | Vertiefungsrichtung Rechnerarchitektur | CPU Entwurf mit VHDL (CPU))
6. Information and Communication Technology (Master of Science)
   (Po-Vers. 2019s | TechFak | Information and Communication Technology (Master of Science) | Gesamtkonto | Pflicht- und Wahlpflichtmodule der Studienschwerpunkte | Schwerpunkt Embedded Systems | Wahlpflichtmodul aus INF im Schwerpunkt Embedded Systems | CPU Entwurf mit VHDL (CPU))
7. Informations- und Kommunikationstechnik (Master of Science)
   (Po-Vers. 2016s | TechFak | Informations- und Kommunikationstechnik (Master of Science) | Gesamtkonto | Schwerpunkte im Masterstudium | Schwerpunkt Eingebettete Systeme | Wahlpflichtmodule | Wahlpflichtmodul aus INF im Schwerpunkt Eingebettete Systeme | CPU Entwurf mit VHDL (CPU))
8. Mathematik (Bachelor of Science)
   (Po-Vers. | NatFak | Mathematik (Bachelor of Science) | Module des Nebenfachs | Nebenfach Informatik | Vertiefungsmodule | Vertiefungsrichtung Rechnerarchitektur | CPU Entwurf mit VHDL (CPU))
9. Mathematik (Bachelor of Science)
   (Po-Vers. 2019w | NatFak | Mathematik (Bachelor of Science) | weitere Module der Bachelorprüfung | Module des Nebenfachs | Nebenfach Informatik | Vertiefungsmodule | Vertiefungsrichtung Rechnerarchitektur | CPU Entwurf mit VHDL (CPU))
10. Mechatronik (Master of Science)
    (Po-Vers. 2012 | TechFak | Mechatronik (Master of Science) | Mechatronik (Studienbeginn bis 30.09.2020) | Gesamtkonto | M3 Technische Wahlmodule | CPU Entwurf mit VHDL (CPU))
11. Mechatronik (Master of Science)
    (Po-Vers. 2020w | TechFak | Mechatronik (Master of Science) | Mechatronik (Studienbeginn ab 01.10.2020) | Gesamtkonto | M3 Technische Wahlmodule | CPU Entwurf mit VHDL (CPU))
12. Mechatronik (Master of Science)
    (Po-Vers. 2021w | TechFak | Mechatronik (Master of Science) | Mechatronik (Studienbeginn ab 01.10.2021) | Gesamtkonto | M3 Technische Wahlmodule | CPU Entwurf mit VHDL (CPU))

Studien-/Prüfungsleistungen:

CPU Entwurf mit VHDL (CPU) (Prüfungsnummer: 211243)
(englische Bezeichnung: CPU Design with VHDL (CPU))

Prüfungsleistung, mündliche Prüfung, Drittelnoten (mit 4,3), 7.5 Leistungspunkte

Anteil an der Berechnung der Modulnote: 100.0 %

pordnr: 82303, pmaxver: 3, pmaxvbe: 1

UnivIS-Module:

UnivIS-Module im kommenden Semester (SS 2022):

• CPU Entwurf mit VHDL (7.5 ECTS, Fey, D.)

UnivIS-Module im vergangenen Semester (SS 2021):

• CPU Entwurf mit VHDL (7.5 ECTS, Reichenbach, M., Fey, D.)