UnivIS
Information system of Friedrich-Alexander-University Erlangen-Nuremberg © Config eG 
FAU Logo
  Collection/class schedule    module collection Home  |  Legal Matters  |  Contact  |  Help    
search:      semester:   
 
 Layout
 
short

verbose

printable version

 
 
class schedule

 
 
 Extras
 
tag all

untag all

 
 
 Also in UnivIS
 
lecture directory

lectures by institutions

 
 
course list >> Technische Fakultät (Tech) >> Berufspädagogik Technik (BPT) >> Master-Studiengang >>

Studienrichtung Elektrotechnik und Informationstechnik (BPT-MA-E)

 

Design of Integrated Circuits I [EIS1]

VORL; 2 cred.h; credit: 4/4; ECTS: 5; Thu, 8:15 - 9:45, SR 01.030; Röthelheim-Campus, Paul-Gordan-Str. 5, LZS
PF BPT-MA-E ab 1 Sattler, S.M.  
 

Exercises in Design of Integrated Circuits I [ÜbEIS1]

UE; 2 cred.h; Wed, 14:15 - 15:45, SR 01.030; starting 24.10.2012; Röthelheim-Campus, Paul-Gordan-Str. 5
PF BPT-MA-E ab 1 Rasim, F.R.  
 

Seminar on Selected Problems of the Design of Integrated Circuits [SemFESS]

SEM; 2 cred.h; ben. certificate; ECTS: 2,5; Thu, 14:15 - 15:45, SR 01.030; Anmeldung im Sekr. des LZS, Röthelheim-Campus, Paul-Gordan-Str. 5, Tel. 85-23100, mailto:sek@lzs.eei.uni-erlangen.de
WF BPT-MA-E 1-4 Sattler, S.M.  
 

Übungen zu Automatenorientierter Entwurf Integrierter Schaltungen [ÜbAEIS]

UE; 2 cred.h; Mon, 11:45 - 13:15, SR 01.030; starting 23.10.2012
WF BPT-MA-E ab 1 Uygur, G.  
 

Testfreundlicher Schaltungsentwurf (Design-for-Test) [DfT]

VORL; 2 cred.h; ECTS: 2,5; Fri, 9:00 - 13:00, SR 01.030
WF BPT-MA-E 1-4 Alt, J.  
 

Industrielle Testanwendungen für Integrierte Schaltungen und Systeme [ITASS]

V/UE; 2 cred.h; ECTS: 2,5; Tue, 14:15 - 15:45, SR 01.030; bei Interesse bitte an sek@lzs.eei.uni-erlangen.de melden
WF BPT-MA-E ab 1 Mattes, H.  


UnivIS is a product of Config eG, Buckenhof