UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:       
 Lehr-
veranstaltungen
   Personen/
Einrichtungen
   Räume   Forschungs-
bericht
   Publi-
kationen
   Internat.
Kontakte
   Examens-
arbeiten
   Telefon &
E-Mail
 
 
 Darstellung
 
Druckansicht

 
 
 Außerdem im UnivIS
 
Vorlesungs- und Modulverzeichnis nach Studiengängen

Vorlesungsverzeichnis

 
 
Veranstaltungskalender

Stellenangebote

Möbel-/Rechnerbörse

 
 
Einrichtungen >> Technische Fakultät (TF) >> Department Informatik (INF) >> Lehrstuhl für Informatik 7 (Rechnernetze und Kommunikationssysteme) >>

FPGA Time-to-Digital-Converter (FPGA-TDC)

Art der Arbeit:
Master Thesis
Betreuer:
Hielscher, Kai-Steffen Jens
Lehrstuhl für Informatik 7 (Rechnernetze und Kommunikationssysteme)
Telefon +49 9131 85 27932, Fax +49 9131 85 27409, E-Mail: kai-steffen.hielscher@fau.de
Beschreibung der Arbeit:
Um kurze Zeitintervalle mit einer Genauigkeit von unter einer Nanosekunde messen zu können, werden Time-to-Digital-Converters (TDCs) eingesetzt. Solche Messungen sind unter anderem bei der hochgenauen Zeitsynchronisation wichtig. Es gibt kommerzielle Bausteine, wie etwa den TDC7200 von Texas Instruments, die einen TDC realisieren. Basierend auf diesem Baustein wurde von der TAPR das TICC-System entwickelt, das zur Charakterisierung von Frequenzquellen genutzt werden kann. Neben diesen fertigen Bausteinen existieren aber auch Implementierungen von TDCs für FPGAs.
Ziel der Arbeit ist die Umsetzung eines TDCs auf einem FPGA-Board. Dabei kann gegebenenfalls auf vorliegende offene TDC-Implementierungen zurückgegriffen werden. Im Rahmen der Arbeit sollen aktuelle Umsetzungen von TDCs auf FPGAs evaluiert werden. Weiterhin soll geprüft werden, welche Mechanismen zur Kalibrierung, wie sie u.a. in der Dokumentation zum TICC-System beschrieben werden, im FPGA umgesetzt werden können. Das TICC-System nutzt zur Messung und zur Kalibrierung einen Oszillator mit 10 MHz, der eine möglichst genaue Frequenz aufweisen soll (GPS-DO, Rubidium-Frequenzstandard). Gegebenenfalls könnte im zu entwickelnden System ein Quarz von normaler Genauigkeit zum Einsatz kommen, dessen aktuelle Frequenz im Betrieb durch PPS-Pulse von einem GPS-Empfänger bestimmt werden könnte.
Eine mögliche Plattform zur Umsetzung wäre ein Logic Analyzer vom Typ DSLogic . Dieser Logic Analyzer enthält neben einem Spartan 6 FPGA, auf dem der TDC implementierbar sein sollte, bereits Hardware zur Aufnahme externer Signale und eine USB-Schnittstelle. Da in der Masterarbeit quelloffene Komponenten eingesetzt werden, sollten die Ergebnisse der Arbeit auch unter einer offenen Lizenz veröffentlicht werden. Ein weiteres optionales Ziel wäre die Anbindung der Lösung an bestehende Software TimeLab , die im Bereich der präzisen Zeit- und Frequenzmessung verbreitet ist.
Vorausgesetzte Vorlesungen bzw. Kenntnisse:
  • Gute Kenntnisse in VHDL
  • Erfahrung mit Synthesewerkzeugen

  • Interesse, sich in das Thema Zeit- und Frequenzmessung einzuarbeiten

  • Spaß an praktischer Arbeit und Experimenten

Weitere Informationen zur Arbeit:
https://www7content.cs.fau.de/~ksjh/theses/TDC-FPGA.pdf
Schlagwörter:
Time-to-Digital Converter, TDC, Zeitsynchronisation, FPGA, VHDL, Synthese
Bearbeitungszustand:
Die Arbeit ist noch offen.

UnivIS ist ein Produkt der Config eG, Buckenhof