Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg
© Config eG
Sammlung/Stundenplan
Modulbelegung
Home
|
Rechtliches
|
Kontakt
|
Hilfe
Suche:
Personen
Einrichtungen
sonstige Einträge
Lehrveranstaltungen
Module
Räume
Publikationen
Forschungsprojekte
Internat. Kontakte
Stellenangebote
Möbel-/Rechnerbörse
Examensarbeiten
Lehr-
veranstaltungen
Personen/
Einrichtungen
Räume
Forschungs-
bericht
Publi-
kationen
Internat.
Kontakte
Examens-
arbeiten
Telefon &
E-Mail
Einrichtungen
>>
Technische Fakultät (TF)
>>
Department Informatik (INF)
>>
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Abgeschlossene Examensarbeiten
Laufende Examensarbeiten
Offene Examensarbeiten
Anwendung einer DSE für den Architekturentwurf von Prozessoren für unterschiedliche Videocodecs
Auswirkung ICache / DCache für verschiedene Video Codecs
DL Beschleuniger mit ternären Datenpfaden
Einheitlicher Adressraum für Near-Memory-Beschleuniger
GPU auf FPGA
High-Level-Synthesis für HSA
Implementierung einer Load/Store-Queue für ReRAM-basierte Registerfiles
Implementierung eines Benchmarking-Frameworks für Multi- und Many-Core CPUs
Memristor-Registerfile mit Look-Up-Tabellen Ansatz für ternäre CPU
Mixed-Darstellungen für ternäre CPU
NVDLA auf FPGA mit HSA interface
Performance evaluation of the secp256k1 library
Shift für ternäre CPUs
SoftMul und SoftDiv für ternäre CPU
Untersuchung des NEC Aurora TSUBASA Vektorprozessors
UnivIS ist ein Produkt der
Config eG
, Buckenhof