FPGA-Entwurf mit VHDL (FPGA&VHDL)5 ECTS
(englische Bezeichnung: FPGA Design with VHDL)
(Prüfungsordnungsmodul: M5 Medizintechnische Vertiefungsmodule (MEL))

Lehrveranstaltungen:

• • Hardware-Beschreibungssprache VHDL
    (Vorlesung mit Übung, 2 SWS, Jürgen Frickel, Mo, 10:15 - 11:45, S1 LIKE, P1 LIKE; LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-IIS-Gebäude))
  • Praktikum Digitaler ASIC-Entwurf (Blockpraktikum)
    (Praktikum, 3 SWS, Anwesenheitspflicht, Jürgen Frickel, Blockveranstaltung 10.9.2018-14.9.2018 Mo-Fr, 9:00 - 17:00, P1 LIKE, S1 LIKE; LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im Fraunhofer-IIS-Gebäude))

Inhalt:

Vorlesung mit integrierter Übung zur Syntax und zur Anwendung der Hardware-Beschreibungssprache VHDL (Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993, Anwendung von VHDL zum Entwurf von FPGAs in der Praxis.

• Konzepte und Konstrukte der Sprache VHDL

• Beschreibung auf Verhaltensebene und RT-Ebene

• Simulation und Synthese auf der Gatterlogik-Ebene

• Verwendung professioneller Software-Tools

• Vorlesung mit integrierten Übungsbeispielen

• Übungs-Betreuung in deutsch oder englisch

• Kursmaterial englisch-sprachig
  

------------
Im zu absolvierenden Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (>100k Gatteräquivalente) entworfen.
Hierzu müssen die Teilnehmer zu Beginn eine vorgegebene Systemspezifikation verbessern und verfeinern, das zu entwerfende System partitionieren und je nach Größe auf Arbeitsgruppen aufteilen.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (XILINX Vivado, o.ä.) spezifiziert, simuliert, verifiziert und abschließend für die Ziel-Hardware synthetisiert werden.
Hierbei ist außer der Schnittstellenproblematik zwischen den Arbeitsgruppen auch der Aspekt des simulations- und testfreundlichen Entwurfs zu beachten.
Mit einem vorhandenen FPGA-Evaluation/Education Board wird damit der Funktions- und Systemtest auf realer Hardware durchgeführt.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung.

Zielgruppe sind Studierende des Masterstudienganges Medizintechnik mit dem Schwerpunkt Medizinelektronik, die sich mit dem Entwurf, der Simulation und der Realisierung digitaler Systeme und Schaltungen als FPGA beschäftigen wollen.

Lernziele und Kompetenzen:

Fachkompetenz

Wissen

Begriffe und Definitionen einer Hardware-Beschreibungssprache können dargelegt werden.

Verstehen

Hardware-Strukturen können in die Beschreibungssprache transformiert werden und umgekehrt.

Anwenden

Die vorab erlernte Hardware-Beschreibungssprache VHDL wird in ihrem vollen Umfang zur Spezifikation eines mikroelektronischen Systems eingesetzt.

Analysieren

Ein gewünschtes Systemverhalten kann klassifiziert, in Teilmodule strukturiert, und das System bzw. die Teilmodule in der Hardware-Beschreibungssprache realisiert werden.

Evaluieren (Beurteilen)

VHDL-Modelle können bezüglich des quantitativen und qualitativen Hardware-Aufwandes eingeschätzt, gegen vorliegende Randbedingungen (constraints) überprüft, und mit alternativen Lösungen verglichen werden.
Eigene und fremde Lösungsvorschläge zum Systementwurf werden bewertet, nach eigenen Kriterien verglichen, und die besten Lösungen zum Weiterentwurf ausgewählt. Die Teilnehmer bewerten nach Fertigstellung des Systementwurfs nach verschiedenen Kriterien (Größe, speed=längster Pfad, Ästhetik, Code-Qualität) ihre und die anderen Entwürfe.

Erschaffen

Beim Entwurf eines komplexen FPGA-Systems müssen wegen einer nicht detailiert spezifizierten Systembeschreibung eigene Lösungswege konzipiert, und hierfür passende Funktionsmodule konzipiert und individuell entworfen werden.

Lern- bzw. Methodenkompetenz

Die theoretischen Inhalte der Sprache können durch Einsatz eines Simulations- und Synthesewerkzeuges im praktischen Einsatz selbständig verifiziert und deren Verständnis vertieft werden.

Sozialkompetenz

Die Fähigkeit, vorliegende Aufgabenstellungen in Gruppenarbeit gemeinsam zu lösen, wird gefördert.

Literatur:

Frickel J.; Skript der LV "Hardware-Beschreibungssprache VHDL"
Xilinx; Handbuch Xilinx Vivado
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL. Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart Teubner 1996

Bemerkung:

Anmeldung über Mein-Campus (siehe Link bei LV im UniViS)

Weitere Informationen:

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

1. Medizintechnik (Master of Science)
   (Po-Vers. 2013 | TechFak | Medizintechnik (Master of Science) | Studienrichtung Medizinelektronik | M5 Medizintechnische Vertiefungsmodule (MEL))

Studien-/Prüfungsleistungen:

FPGA-Entwurf mit VHDL (Prüfungsnummer: 914513)

(englischer Titel: FPGA Design with VHDL)

Prüfungsleistung, Klausur, Dauer (in Minuten): 60, benotet, 5 ECTS

Anteil an der Berechnung der Modulnote: 100.0 %

weitere Erläuterungen:
Prüfungsleistung, Klausur, Drittelnoten (mit 4,3), Dauer 60 Min.

• Note berechnet sich zu 100% aus der Klausur in HwBS-VHDL
  

Besuch des Praktikums Digitaler ASIC-Entwurf als Studienleistung, Praktikumsleistung, unbenotet

• Vorbereitung: Praktikums-Aufgabenstellung und -Unterlagen lesen und durcharbeiten

• 4 Zwischenpräsentationen je Zweier-Gruppe (je 5 Min.) während des Praktikums

• Abschlusspräsentation mit Demonstration je Zweier-Gruppe (10 Min.)

• Nachbereitung je Zweier-Gruppe: 1 schriftliche Versuchs-Dokumentation (3-5 Seiten)

Prüfungssprache: Deutsch

Erstablegung: SS 2018, 1. Wdh.: WS 2018/2019

1. Prüfer:

Jürgen Frickel