Systems- and Networks-on-a-Chip (SNoC)2.5 ECTS
(Prüfungsordnungsmodul: Seminar)

Lehrveranstaltungen:

• • Systems- and Networks-on-a-Chip
    (Seminar, 2 SWS, Michael Glaß et al., Vorbesprechung am 25.10.2011 um 15:00 am Lehrstuhl für Informatik 12, Voranmeldungen an rafael.rosales@informatik.uni-erlangen.de; Vorbesprechung: 25.10.2011, 15:00 - 15:45 Uhr)

Inhalt:

Eingebettete Systeme spielen im alltäglichen Leben eine immer größere Rolle. Gleichzeitig nimmt die Komplexität dieser Systeme immer weiter zu. Durch die heutige Technologie ist es möglich, Millionen, in naher Zukunft Milliarden von Transistoren auf einem Chip zu platzieren. Dies führt dazu, dass häufig das komplette eingebettete System, ein sogenanntes System-on-a-Chip (SoC), auf einem einzigen Chip realisiert werden kann. Die Vorteile einer verbesserten Performanz, niedrigerem Energieverbrauch sowie sinkenden Kosten sind dabei unter anderem durch die Wiederverwendung bestehender Komponenten bedingt. Eine der Herausforderungen bestehender SoCs besteht darin, eine korrekte und zuverlässige Kommunikation zwischen den Komponenten herzustellen. Aus diesem Grund wird den Komponenten eine netzwerkartige Kommunikation zur Verfügung gestellt, wodurch sogenannte Networks-on-a-Chip (NoCs) entstehen.
Dieses Seminar beschäftigt sich mit der Problematik von Design, Synthese und Analyse bestehender und zukünftiger Systems- und Networks-on-a-Chip. Hierbei soll vor allem die Vereinbarkeit verschiedener Anforderungen an das System wie Kosten, Platz- und Energieverbrauch oder Zuverlässigkeit in den verschiedenen Phasen der Entwicklung betrachtet werden.

Weitere Informationen:

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:

1. Informations- und Kommunikationstechnik (Master of Science)
   (Po-Vers. 2010 | Praktikum, Seminar, Wahlbereiche | Seminar)

Studien-/Prüfungsleistungen:

Leistungsschein, benotet

Erstablegung: WS 2011/2012, 1. Wdh.: SS 2012, 2. Wdh.: keine Wiederholung

1. Prüfer:

Michael Glaß