UnivIS
Information system of Friedrich-Alexander-University Erlangen-Nuremberg © Config eG 
FAU Logo
  Collection/class schedule    module collection Home  |  Legal Matters  |  Contact  |  Help    
search:      semester:   
 Lectures   Staff/
Facilities		   Room
directory		   Research-
report		   Publications   Internat.
contacts		   Thesis
offers		   Phone
book		 
 
 Layout
 
printable version

  
 
Module Description Sheet (PDF)

  
 
 Also in UnivIS
 
course list

lecture directory

  
 
events calendar

job offers

furniture and equipment offers

  
 
Departments >> School of Engineering >> Department of Electrical-Electronic-Communication Engineering >> International Audio Laboratories Erlangen (AudioLabs) >>

Hardware-Beschreibungssprache VHDL (VHDL-D)2.5 ECTS

Modulverantwortliche/r: Jürgen Frickel
Lehrende: Jürgen Frickel, []

Start semester: WS 2012/2013Duration: 1 semester
Präsenzzeit: 30 Std.Eigenstudium: 45 Std.Language: Deutsch

Lectures:

    • Hardware-Beschreibungssprache VHDL
      (Vorlesung mit Übung, 2 SWS, Jürgen Frickel, Thu, 12:15 - 13:45, S1 LIKE, P1 LIKE; Thu, 10:15 - 11:45, P1 LIKE; LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-Gebäude); zusätzliche Übungen Do., 10:15-11:45 Uhr nur am 15.11., 29.11., 13.12., 20.12. und 24.01.13.)

Inhalt:

Betreuter Multimedia-Kurs über die Syntax und die Anwendung der Hardware-Beschreibungssprache VHDL
(Very High Speed Integrated Circuit Hardware Description Language) nach dem Sprachstandard IEEE 1076-1987 und 1076-1993

  • Konzepte und Konstrukte der Sprache VHDL

  • Beschreibung auf Verhaltensebene und RT-Ebene

  • Simulation und Synthese auf der Gatterlogik-Ebene

  • Verwendung professioneller Software-Tools

  • Vorlesung mit integrierten Übungsbeispielen

  • Übungs-Betreuung in deutsch oder englisch

  • Kursmaterial englisch-sprachig

Zielgruppe sind Hörer aller Fachrichtungen, die sich mit dem Entwurf und der Simulation digitaler Systeme und Schaltungen beschäftigen wollen.

Bemerkung:

Anmeldung über Mein Campus

Weitere Informationen:

www: http://www.like.eei.uni-erlangen.de

Verwendbarkeit des Moduls / Einpassung in den Musterstudienplan:
Das Modul ist im Kontext der folgenden Studienfächer/Vertiefungsrichtungen verwendbar:

  1. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science): 5-6. Semester
    (Po-Vers. 2007 | Studienrichtungen (Wahlpflichtmodule) | Studienrichtung Mikroelektronik | Vertiefungsmodule Mikroelektronik | Hardware-Beschreibungssprache VHDL (vhb:Online-Kurs))
  2. Elektrotechnik, Elektronik und Informationstechnik (Bachelor of Science): 5-6. Semester
    (Po-Vers. 2009 | Studienrichtungen (Wahlpflichtmodule) | Studienrichtung Mikroelektronik | Vertiefungsmodule Mikroelektronik | Hardware-Beschreibungssprache VHDL (vhb:Online-Kurs))
  3. Elektrotechnik, Elektronik und Informationstechnik (Master of Science): 1-4. Semester
    (Po-Vers. 2010 | Studienrichtung Mikroelektronik | Vertiefungsmodule Mikroelektronik | Hardware-Beschreibungssprache VHDL (vhb:Online-Kurs))
  4. Informations- und Kommunikationstechnik (Master of Science)
    (Po-Vers. 2010 | Schwerpunkt Eingebettete Systeme | Wahlpflichtmodule | Wahlpflichtmodul aus EEI im Schwerpunkt Eingebettete Systeme)
  5. Informations- und Kommunikationstechnik (Master of Science)
    (Po-Vers. 2010 | Schwerpunkt Realisierung von Informations- und Kommunikationssystemen | Wahlpflichtmodule | Wahlpflichtmodul aus EEI im Schwerpunkt Realisierung von Informations- und Kommunikationssystemen)

Studien-/Prüfungsleistungen:

Hardware-Beschreibungssprache VHDL_ (Prüfungsnummer: 67501)
Prüfungsleistung, Klausur, Dauer (in Minuten): 90, benotet
Anteil an der Berechnung der Modulnote: 100.0 %

Erstablegung: WS 2012/2013, 1. Wdh.: SS 2013, 2. Wdh.: WS 2013/2014
1. Prüfer: Albert Heuberger
Termin: 22.07.2013, 08:00 Uhr, Ort: H 10 TechF
Termin: 10.02.2014, 10:30 Uhr, Ort: K 1 TechF
Termin: 14.07.2014, 08:00 Uhr, Ort: H 10 TechF

UnivIS is a product of Config eG, Buckenhof