|
|
Vorlesungsverzeichnis >> Technische Fakultät (TF) >>
|
CPU Entwurf mit VHDL (CPU)- Dozent/in
- Dr.-Ing. Marc Reichenbach
- Angaben
- Vorlesung
4 SWS, Sprache Deutsch
Zeit und Ort: Di, Fr 10:15 - 11:45, 00.152-113
- Studienfächer / Studienrichtungen
- WPF INF-BA-V-RA 4-6 (ECTS-Credits: 2,5)
WPF INF-MA 1-4 (ECTS-Credits: 2,5)
WPF INF-LAG 1-7 (ECTS-Credits: 2,5)
WF CE-MA 1-3 (ECTS-Credits: 2,5)
WPF IuK-MA-ES 1-4 (ECTS-Credits: 2,5)
- Zusätzliche Informationen
- Erwartete Teilnehmerzahl: 15
www: http://www3.informatik.uni-erlangen.de/Lehre/CPU/SS2017/
- Zugeordnete Lehrveranstaltungen
- UE: Übungen zu CPU Entwurf mit VHDL
-
Dozentinnen/Dozenten: Dr.-Ing. Marc Reichenbach, Philipp Holzinger, M. Sc.
Zeit und Ort: Mo 12:15 - 13:45, 02.153; Mo-Mi 14:15 - 15:45, 02.153
- Verwendung in folgenden UnivIS-Modulen
- Startsemester SS 2018:
- CPU Entwurf mit VHDL (CPU)
- CPU Entwurf mit VHDL (Schwerpunkt Prozessorentwurf) (CPU-woVHDL)
- CPU Entwurf mit VHDL (Schwerpunkt VHDL) (CPU-VHDL)
- Institution: Lehrstuhl für Informatik 3 (Rechnerarchitektur)
|
 |
|
|
UnivIS ist ein Produkt der Config eG, Buckenhof |
|
|