|
|
Informations- und Kommunikationstechnik (Master of Science) >>
|
Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-B)- Lecturer
- Dipl.-Ing. Jürgen Frickel, Akad. ORat
- Details
- Praktikum
3 cred.h, certificate, compulsory attendance, ECTS studies, ECTS credits: 2,5
nur Fachstudium, Sprache Deutsch, • Bitte Voraussetzungen beachten! • Anmeldung wegen begrenzter Platzanzahl über "mein campus" •
Time and place: block seminar 16.9.2019-20.9.2019 Mon, Tue, Wed, Thu, Fri 9:00 - 17:00, P1 LIKE, S1 LIKE
- Fields of study
- WPF WING-MA 1-3
WPF WING-BA-IKS-ING-P 4-6
WPF WING-BA-ET-IT 4-6
WPF EEI-MA-MIK ab 1
WF EEI-BA ab 4
WPF EEI-BA-MIK ab 4
WPF INF-NF-EEI ab 5
WPF ME-BA-P 3-6
WPF ME-MA-P-EEI 1-3
WPF WING-MA-ET-IT 1-3
WPF IuK-BA 4-6
WF BPT-BA-E 5-6
- Prerequisites / Organisational information
- Voraussetzungen (WICHTIG, bitte lesen!):
Digitaltechnik (oder ähnliche LV, z.B. TI-1) Vorheriger Besuch der LV "Hardware-Beschreibungssprache VHDL" am LIKE oder alternativ: Nachgewiesene gute Kenntnisse bzw. praktische Erfahrungen in VHDL z.B. aus beruflicher Tätigkeit/anderer LV (bereits bei Anmeldung unaufgefordert eine E-Mail mit kurzer Darstellung der VHDL-Kenntnisse an juergen.frickel@fau.de senden)
- Contents
- In diesem Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (>100k Gatteräquivalente) entworfen.
Hierzu müssen die Teilnehmer zu Beginn eine vorgegebene Systemspezifikation verbessern und verfeinern, das zu entwerfende System partitionieren und auf Module aufteilen.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (XILINX Vivado, o.ä.) spezifiziert, simuliert, verifiziert und abschließend für die Ziel-Hardware synthetisiert werden. Hierbei ist außer der Schnittstellenproblematik auch der Aspekt des simulations- und testfreundlichen Entwurfs zu beachten. Mit einer vorhandenen FPGA-Testumgebung (Evaluation/Education Board) wird der Funktions- und Systemtest auf realer Hardware durchgeführt.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung. Aktuelles Entwurfsziel: VGA-Schnittstelle + graphisches Spiel (z.B. Fahrsimulator, Jump-and-Run, etc.)
- Recommended literature
- Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL.
Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart
Teubner 1996
- ECTS information:
- Title:
- Laboratory: Digital ASIC-Design
- Credits: 2,5
- Additional information
- Keywords: Digital IC Entwurf ASIC CMOS Standardzellen VHDL Synthese Modellierung Systementwurf Partitionierung Simulation Layout
Expected participants: 30, Maximale Teilnehmerzahl: 30
www: http://www.like.tf.fau.de
Registration is required for this lecture.
Registration starts on Monday, 1.4.2019, 00:00 and lasts till Thursday, 5.9.2019, 23:00 über: mein Campus.
- Verwendung in folgenden UnivIS-Modulen
- Startsemester SS 2019:
- FPGA-Entwurf mit VHDL (FPGA&VHDL)
- Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)
- Department: Chair of Information Technologies with Focus on Communication Electronics (Prof. Dr. Heuberger)
|
|
|