|
|
Informations- und Kommunikationstechnik (Master of Science) >>
|
Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)- Lecturers
- Dipl.-Ing. Jürgen Frickel, Akad. ORat, Robért Glein, M.Eng.
- Details
- Praktikum
3 cred.h, certificate, ECTS studies, ECTS credits: 2,5
nur Fachstudium, Sprache Deutsch
Time and place: block seminar 25.2.2013 9:00 - 1.3.2013 16:30 , S1 LIKE, P1 LIKE; comments on time and place: LIKE, Am Wolfsmantel 33, Tennenlohe (3. OG im FhG-Gebäude)
- Fields of study
- WPF WING-MA 1-3
WPF EEI-MA-MIK ab 1
WF EEI-BA ab 4
WPF EEI-BA-MIK ab 4
WPF INF-NF-EEI ab 5
WPF ME-DH-PEEI 5-7
WPF ME-BA-P 3-6
WPF ME-MA-P 1-3
WPF WING-BA-IKS-ING-P 4-6
WPF IuK-BA-S 4-7
- Prerequisites / Organisational information
-
- Contents
- In diesem Praktikum wird in Gruppenarbeit eine komplexe digitale Schaltung (20k - 50k Gatteräquivalente) entworfen.
Hierzu muß zu Beginn eine vorgegebene Systemspezifikation verbessert und verfeinert, das System dann partitioniert und selbständig auf die Arbeitsgruppen aufgeteilt werden.
Die in der Hardware-Beschreibungssprache VHDL entworfenen Module können dann mit Hilfe von Entwurfswerkzeugen (SYNOPSYS bzw. XILINX, o.ä.) simuliert, verifiziert und abschließend synthetisiert werden.
Hierbei ist außer der Schnittstellenproblematik zwischen den Arbeitsgruppen auch der Aspekt des testfreundlichen Entwurfs zu beachten.
Nach der Zusammenschaltung aller Module erfolgt eine abschließende Simulation und Bewertung (Größe, Geschwindigkeit, Funktionsumfang, etc.) der Schaltung. Je nach Aufgabenstellung gibt es auf einer vorhandenen FPGA-Testumgebung (Evaluation Board) die Möglichkeit zum Funktionstest auf realer Hardware.
- Recommended literature
- Heinkel U.; Padeffke M.; Kraus O.:
VHDL-Online: http://www.vhdl-online.de
Lehmann G.; Wunder B.; Selz M.: Schaltungsdesign mit VHDL.
Poing Franzis 1994
Bleck Andreas: Praktikum des modernen VLSI-Entwurfs. Stuttgart
Teubner 1996
- ECTS information:
- Credits: 2,5
- Additional information
- Keywords: Digital IC Entwurf ASIC CMOS Standardzellen VHDL Synthese Modellierung Systementwurf Partitionierung Simulation Layout
Expected participants: 8, Maximale Teilnehmerzahl: 14
www: http://www.like.eei.uni-erlangen.de/lehre
Registration is required for this lecture.
Registration starts on Monday, 20.8.2012, 06:00 and lasts till Saturday, 9.2.2013, 23:00 über: mein Campus.
- Verwendung in folgenden UnivIS-Modulen
- Startsemester WS 2012/2013:
- Praktikum Digitaler ASIC-Entwurf (Blockpraktikum) (PrASIC-D)
- Department: Chair of Information Technologies with Focus on Communication Electronics (Prof. Dr. Heuberger)
|
|
|