UnivIS
Informationssystem der Friedrich-Alexander-Universität Erlangen-Nürnberg © Config eG 
FAU Logo
  Sammlung/Stundenplan    Modulbelegung Home  |  Rechtliches  |  Kontakt  |  Hilfe    
Suche:      Semester:   
 
 Darstellung
 
Druckansicht

 
 
 Außerdem im UnivIS
 
Vorlesungs- und Modulverzeichnis nach Studiengängen

Vorlesungsverzeichnis

 
 
Veranstaltungskalender

Stellenangebote

Möbel-/Rechnerbörse

 
 

  Entwurf Integrierter Schaltungen I (EIS1)

Dozent/in
Prof. Dr.-Ing. Sebastian M. Sattler

Angaben
Vorlesung
3 SWS, Kredit: 4/4, ECTS-Studium, ECTS-Credits: 5
nur Fachstudium, Sprache Deutsch
Zeit und Ort: Mi 10:00 - 12:15, SR 01.030; Bemerkung zu Zeit und Ort: Röthelheim-Campus, Paul-Gordan-Str. 5, LZS
ab 19.10.2011

Studienfächer / Studienrichtungen
PF EEI-DH-MIK 5
WPF EEI-DH-AET 5-9
PF EEI-BA-MIK 5-6
PF EEI-MA-MIK 1-4
WPF IuK-DH-ES-EEI1 5-9 (ECTS-Credits: 6)
WPF IuK-DH-REA-EEI1 5-9 (ECTS-Credits: 6)
WPF IuK-BA 5
WPF ME-DH-VF9 5-7 (ECTS-Credits: 5)
WPF ME-BA-MG9 3-6 (ECTS-Credits: 5)
WPF ME-MA-MG9 1-3
WPF WING-MA 1-3

Voraussetzungen / Organisatorisches
Erlaubte Hilfsmittel bei Prüfungen:
  • schriftlich: beliebige Unterlagen

  • mündlich: keine

Inhalt
Die Vorlesung führt in die Grundlagen des integrierten digitalen Schaltungsentwurfes auf Basis von CMOS ein. Ausgehend vom MOS Transistor wird die Complementäre Logik erklärt und auf gängige statische und dynamische Schaltelemente und Ihre Erweiterungen auf hochintegrierte Schaltungen bis 0.13µm eingegangen.
  • Digitaler IC Entwurf für Deep Submicron

  • MOS Transistor

  • Herstellung, Layout und Simulation

  • MOS Inverterschaltung

  • Statische CMOS Gatter-Schaltungen

  • Entwurf von Logik mit hoher Schaltrate

  • Transfer-Gatter und dynamische Logik

  • Entwurf von Speichern

  • Zusätzliche Themen des Speicherentwurfs

Empfohlene Literatur
Literatur: D. A. Hodges, H. G. Jackson, R. A. Saleh, Analysis and Design of Digital Integrated Circuits, McGraw Hill, 2004

ECTS-Informationen:
Title:
Design of Integrated Circuits I

Credits: 5

Zusätzliche Informationen
Schlagwörter: Entwurf, Mikroelektronik, integrierte Schaltung, IC, Transistor, CMOS, Layout, Simulation, Speicher, Leitung, Entwurfsautomatisierung
Erwartete Teilnehmerzahl: 30
www: http://www.lzs.eei.uni-erlangen.de/Lehrangebot/EIS%20I

Zugeordnete Lehrveranstaltungen
UE: Übungen zu Entwurf Integrierter Schaltungen I
Dozent/in: Dipl.-Ing. Jidan Al-Eryani
Zeit und Ort: Di 16:30 - 17:15, SR 01.030; Bemerkung zu Zeit und Ort: Röthelheim-Campus, Paul-Gordan-Str. 5
www: http://www.lzs.eei.uni-erlangen.de/Lehrangebot/EIS%20I

Verwendung in folgenden UnivIS-Modulen
Startsemester WS 2011/2012:
Entwurf Integrierter Schaltungen I (EIS1)

Institution: Lehrstuhl für Zuverlässige Schaltungen und Systeme
UnivIS ist ein Produkt der Config eG, Buckenhof