|
|
Departments >> Faculty of Engineering >> Department of Computer Science >>
|
Chair of Computer Science 3 (Hardware Architectures)
| |
Einführung digitaler ASIC Entwurf [EDA] -
- Lecturers:
- Marc Reichenbach, Dietmar Fey
- Details:
- Vorlesung, 2 cred.h, certificate, nur Fachstudium
- Fields of study:
- WF IuK-BA ab 5
WF ICT-MA 1-3
WF CE-MA-INF 1-3
WPF INF-BA-V-RA ab 5
WPF INF-MA 1-3
- Prerequisites / Organisational information:
- Grundlagen der Technischen Informatik
Grundlagen der Rechnerarchitektur und –organisation
Grundlagen der Schaltungstechnik
- Contents:
- Einführung in die Welt der integrierten Schaltkreise
Schaltungstechnische Grundlagen Designflow für integrierte Schaltkreise Zeitliche Rahmenbedinungen für die Entwicklung Testbarkeit Low-Power-Design Algorithmen von Entwurfswerkzeugen Verifikation von Schaltungen
Diese Veranstaltung ist sehr praxisorientiert. Aus diesem Grund wird zusätzlich zur Tafelübung eine Laborübung (2.5 ECTS) angeboten. Hier besteht die Möglichkeit einen integrierten Schaltkreis, welcher im Rahmen der Laborübung entstehtb fertigen zu lassen und anschließend (in einer weiteren Veranstaltung) zu testen. Zur Teilnahme an der Laborübung melden Sie sich bis 02.11.2020 01:00 bei folgender Studon Gruppe an. Die Teilnehmeranzahl ist beschränkt.
| | | | Mon | 8:15 - 9:45 | Zoom-Meeting | |
Reichenbach, M.
Fey, D. | |
| |
Masterprojekt Rechnerarchitektur [MAPRA] -
- Lecturers:
- Marc Reichenbach, Dietmar Fey
- Details:
- Praktikum, ECTS: 10, nur Fachstudium
- Dates:
- nach Vereinbarung
- Fields of study:
- WPF INF-MA ab 1
- Prerequisites / Organisational information:
- Anmeldung per Email oder persönlich
Grundkenntnisse Rechnerarchitektur Kenntnisse in einer Programmiersprache (vorzugsweise C oder C++) Bevorzugt sollten die Themen in kleinen Gruppen von 2-3 Studierenden bearbeitet werden
- Contents:
- Je nach Ausrichtung werden verschiedenste Aspekte der Prozessortechnik von Softwareprogrammierung bis hin zu Hardwareentwicklung betrachtet. Grundsätzlich können alle Abschlussarbeiten des Lehrstuhls , auch in abgewandelter Form, bearbeitet werden.
Darüber hinaus besteht die Möglichkeit das Masterprojekt thematisch im Rahmen der angebotenen Praktika auszurichten:
Ebenso sind auch eigene Themenvorschläge willkommen.
- Keywords:
- Master Praktikum, Rechnerarchitektur, Hardware, embedded, multicore
|
| |
Computer Architecture [RA] -
- Lecturer:
- Dietmar Fey
- Details:
- Vorlesung, 2 cred.h, graded certificate, ECTS: 2,5, nur Fachstudium
- Dates:
- Mon, 12:15 - 13:45, Zoom-Meeting
Die Vorlesung findet via Zoom statt: https://fau.zoom.us/j/98692910232?pwd=L2N6WFdNTzlENXo5aEE4ZkhQeXZCdz09
- Fields of study:
- WPF IuK-MA-ES-INF 1-4
WPF IuK-BA ab 5
WPF ICT-MA-ES 1-4
WPF INF-BA-V-RA ab 5
WPF INF-MA 1-3
- Contents:
- Die Vorlesung baut auf die in den Grundlagen der Rechnerarchitektur und -organisation vermittelten Inhalte auf und setzt diese mit weiterführenden Themen fort. Es werden zunächst grundlegende fortgeschrittene Techniken bei Pipelineverarbeitung und Cachezugriffen in modernen Prozessoren und Parallelrechnern behandelt. Ferner wird die Architektur von Spezialprozessoren, z.B. DSPs, Embedded Prozessoren und KI-Beschleunigern behandelt. Es wird aufgezeigt, wie diese Techniken in konkreten Architekturen (Intel KabyLake, AMD Ryzen, KI-Beschleuniger TPU) verwendet werden. Zur Vorlesung werden eine Tafel- und eine Rechnerübung angeboten, durch deren erfolgreiche Beteiligung abgestuft mit der Vorlesung 5 bzw. 7,5 ECTS erworben werden können. In den Tafelübungen werden die in der Vorlesung vermittelten Techniken durch zu lösende Aufgaben vertieft. Im Einzelnen werden folgende Themen behandelt:
Organisationsaspekte von CISC und RISC-Prozessoren Behandlung von Hazards in Pipelines Fortgeschrittene Techniken der dynamischen Sprungvorhersage Fortgeschritten Cachetechniken, Cache-Kohärenz Ausnutzen von Cacheeffekten Architekturen von Digitalen Signalprozessoren Architekturen homogener und heterogener Multikern-Prozessoren (Intel Corei7, Nvidia GPUs, Cell BE) Architektur von KI-Prozessoren (TPU, Spezielle KI-Beschleuniger) Effiziente Hardware-nahe Programmierung von Mulitkern-Prozessoren (OpenMP, SSE, CUDA) Leistungsmodellierung und -analyse von Multikern-Prozessoren (Roofline-Modell)
- Recommended literature:
- Patterson/Hennessy: Computer Organization und Design
Hennessy/Patterson: Computer Architecture - A Quantitative Approach Stallings: Computer Organization and Architecture Märtin: Rechnerarchitekturen
|
| |
Rechnerübungen zu Rechnerarchitektur [RÜ RA] -
- Lecturer:
- Christian Widerspick
- Details:
- Übung, 2 cred.h, ECTS: 2,5, nur Fachstudium
- Dates:
- Preliminary meeting: Thursday, 5.11.2020, 12:15 - 12:45 Uhr, Zoom-Meeting
- Fields of study:
- WPF IuK-BA ab 5
WPF IuK-MA-ES-INF 1-4
WPF ICT-MA-ES 1-4
WPF INF-BA-V-RA ab 5
WPF INF-MA 1-3
- Prerequisites / Organisational information:
- WICHTIG: Für die Erstellung der Accounts beim RRZE die Anmeldung im Studonkurs Rechnerarchitektur (https://www.studon.fau.de/studon/goto.php?target=crs_212719) und dort in der Gruppe "Rechnerübung" bis 05.11.2020, 14:00 Uhr erforderlich. Die Abgabe erfolgt in zweier Gruppen. Das Passwort wird in der Vorlesung Rechnerarchitektur und in der Vorbesprechung bekannt gegeben.
Vorbesprechung: Zoom Meeting mit Aufzeichnung
https://fau.zoom.us/j/96579985561?pwd=TktLeS8zVGJ3UUdxcEdaOTRsSDVkUT09 Übungen: Videoaufzeichnung
https://www.studon.fau.de/studon/ilias.php?ref_id=1303665&target=1303665&cmd=showOverview&cmdClass=ilobjexercisegui&cmdNode=ce:od&baseClass=ilexercisehandlergui
| | | | Thu | 12:15 - 13:45 | 00.156-113 CIP | |
Widerspick, Ch. | |
| | | Fri | 10:15 - 11:45 | 00.156-113 CIP | |
Widerspick, Ch. | |
| |
Supercomputing Praktikum [SuCoPra] -
- Lecturer:
- Christian Widerspick
- Details:
- Praktikum, 8 cred.h, graded certificate, ECTS: 10, Die Sprache wird mit den Studierenden am Anfang der Veranstaltung abgestimmt.
- Dates:
- Wed, 12:00 - 14:00, 01.153-113 CIP
- Prerequisites / Organisational information:
- Grundkenntnisse im Umgang mit UNIX Systemen sowie Programmierung in C bzw. C++
- Contents:
- Komponenten eines Supercomputers und deren Zusammenspiel
typische Applikationen und Tuning von diesen Administration, Monitoring, Debugging
Die Studierenden...
haben alle notwendigen Kompetenzen erworben um bei der Student Cluster Competition der SC oder ISC teilzunehmen, können einem Cluster-Computer ingenieursmäßig planen und zusammenbauen, die besondere Hardware-Architekturen, die sich in HPC-Systemen finden, verstehen und konfigurieren, Applikationen installieren, ausmessen & optimieren, den Zustand des Systems überwachen und es gegebenenfalls reparieren.
|
|
|
|